[发明专利]在低电压CMOS工艺中具有高双极阻挡电压的模拟开关

说明书

技术领域

所公开的技术涉及电子设备，更具体地涉及一种保护电路以防止诸如电过应力/静电释放之类的瞬态电事件的双极阻挡电压开关装置。

背景技术

某些电子系统可能暴露至具有相对短持续时间并具有快速改变的电压和/或电流的瞬态电事件。例如，瞬态电事件可包括由于电荷突然从物体或人向电子系统释放而产生的静电释放(ESD)或电磁接口事件。

瞬态电事件可能由于相对于较小面积的IC的过压情况和/或高程度的功耗而损坏电子系统内的集成电路(IC)。这种高速的高功率耗散可潜在地导致核心电路的损坏，导致栅氧击穿、结损坏、金属损坏和表面电荷累计，以及其它损坏现象。而且，瞬态电事件可包括闩锁效应(换言之，不经意地产生了低阻抗路径)，从而扰乱IC的功能并潜在地对IC造成永久性损伤。

发明内容

所公开的技术涉及用于保护以防止瞬态电事件的设备。在一个方面中，布置在p型衬底上的设备包括具有高双极阻挡电压的模拟开关，其包括第一p型阱区域，第二p型阱区域，布置在第一和第二p型阱区域之间的第一n型阱区域，以及处于第一p型阱区域、第二p型阱区域和第一n型阱区域下方的深n型阱区域。设备还包括布置在第一p型阱区域和n型阱区域之间的第一本征n型区域以及布置在第二p型阱区域和n型阱区域之间的第二本征n型区域。设备被配置成使得第一p型阱区域作为双向PNP双极晶体管的发射极/集电极。此外，第一本征n型区域、第一n型阱区域和第二本征n型区域被配置成作为双向PNP双极晶体管的的基极。而且，第二p型阱区域被配置成作为双向PNP双极晶体管的集电极/发射极。

附图说明

图1是根据一个实施例的包括主保护装置和次保护装置的输入接口的示意图。

图2是根据一个实施例的具有高双极阻挡电压的模拟开关的示意电路图。

图3是示出了根据一个实施例的具有高双极阻挡电压的模拟开关的电流电压关系的示图。

图4A是根据一个实施例的具有高双极阻挡电压的模拟开关的截面图。

图4B是注释有电路元件的根据一个实施例的具有高双极阻挡电压的模拟开关的截面图。

图5A是根据另一实施例的具有高双极阻挡电压的模拟开关的截面图。

图5B是注释有电路元件的根据另一实施例的具有高双极阻挡电压的模拟开关的截面图。

图5C是根据另一实施例的具有高双极阻挡电压的模拟开关的平面图。

图6A是从根据一个实施例的具有高双极阻挡电压的模拟开关测得的脉冲电流电压关系和相应泄漏电流的示图。

图6B是从根据一个实施例的具有高双极阻挡电压的模拟开关测得的DC扫描电流电压关系的示图。

图6C是从根据一个实施例的具有高双极阻挡电压的模拟开关测得的脉冲电流电压关系的示图。

图7A是根据一个实施例的具有高双极阻挡电压的模拟开关的截面图。

图7B是根据另一实施例的具有高双极阻挡电压的模拟开关的截面图。

图7C是根据另一实施例的具有高双极阻挡电压的模拟开关的截面图。

具体实施方式

利用低电压CMOS工艺制造的新兴的用于汽车和消费电子IC应用的集成电路(IC)越来越多地使用在相对高的双向电压下工作的输入/输出接口引脚。这种IC的应用包括例如，用于汽车信息娱乐的数字音频编译码器平台和同步采样模数数据采集系统。这些IC通常在相对苛刻的环境下工作并且必须符合可应用的静电释放(ESD)和抗电磁干扰(EMI)规范。相对高的ESD和EMI免疫力是期望的，因为IC可能经历超过正常操作条件的宽范围高电压瞬态电事件。例如，一些数字音频编译码器平台在超过依照IEC61000-4-2标准ESD规范的8000V以及+/-12V操作电压下要求ESD稳定性。并且，利用例如180nm以下5V混合信号CMOS工艺制造的一些模数数据采集系统可能具有在超过+/-16.5V的双向电压范围内工作的模拟输入。

各种技术可被用来保护IC的主电路以防止诸如ESD之类的破坏性瞬态电事件。一些系统采用外部片外保护装置以确保核心电子系统由于瞬态静电和电磁事件而遭到损坏。然而，由于性能、成本和空间考虑，越来越需要保护装置与主电路(即，将被保护的电路)单片地集成。