[发明专利]10GSps8bit高速信号实时采集传输存储与回放系统

权利要求书

1.10GSps8bit高速信号实时采集传输存储与回放系统，系统的采样率达10GSps，采样分辨率为8bit，系统完成了采样数据的实时存储以及数据的事后回放，其特征在于：系统在硬件上包括数据采集子系统、数据传输子系统、数据存储子系统及管理控制采集子系统，其中，数据采集子系统连接到数据传输子系统，数据传输子系统连接到数据存储子系统，数据存储子系统连接到管理控制采集子系统，管理控制采集子系统通过控制信号控制数据采集子系统及数据存储子系统；

所述数据采集子系统包括前端信号调理电路、ADC交错电路、FPGA、时钟发生及调相电路；

所述ADC交错电路包括两片高速ADC芯片EV10AQ190，两片高速ADC芯片EV10AQ190进行交错采集以实现采样速率10GS/s，由FPGA完成数据的分发及高速串行传输；

所述数据传输子系统包括位宽变换模块、分发传输模块及100Gbps传输分发接口；

所述数据存储子系统包括NAND Flash固态存储阵列，固态存储阵列分别连接在8台计算机上；

所述管理控制采集子系统包括主控计算机、交换机；

所述ADC的采集结果由FPGA按照时间先后顺序分配到10路并行光纤接口并通过其分发到多个NAND Flash存储阵列中进行高速存储，当需要进行数据回调时，可通过千兆以太网将NAND Flash存储阵列中的数据传至高性能服务器中进行多通道数据拼接与对齐与数据处理；

系统软件上包括GHz宽带模拟信号调理技术、高速低抖动时钟发生技术、80Gbps带宽的多通道并行高速数据传输技术、基于DDR3的高速数据缓存技术、高速数据存储技术、高速ADC交错采样补偿技术。

2.根据权利要求1所述的10GSps8bit高速信号实时采集传输存储与回放系统，其特征在于：所述数据采集子系统包括前端信号调理电路、ADC交错电路、FPGA、时钟发生及调相电路，所述ADC交错电路包括两片高速ADC芯片EV10AQ190，两片高速ADC芯片EV10AQ190进行交错采集以实现采样速率10GS/s，由FPGA完成数据的分发及高速串行传输。

3.根据权利要求1所述的10GSps8bit高速信号实时采集传输存储与回放系统，其特征在于：所述前端信号调理电路由阻抗匹配模块、衰减器和全差分运算放大器三部分组成，输入阻抗采用50欧姆匹配；针对大的输入信号可做衰减处理，选用Minicircuit公司的DAT-31R5-PP+可编程控制的衰减器，输入信号带宽从DC~2.4GHz，实现0.5dB~31.5dB衰减，信号输入范围-0.3V~3.6V，同时对于小信号，通过后端的全差分运放实现信号的放大；系统前端采用高速可编程全差分运放ADL5562实现对输入信号动态范围的浮动控制，并实现2GHz的整机带宽，ADL5562的 -3dB带宽为3.3GHz，内部集成了增益控制电阻，通过外部管脚在6dB、12dB、15.5dB之间进行选择，0.1dB增益平坦度为220MHz，输出压摆率在负载200欧的情况下为9.8V/ns，噪声密度1.6-34nV/HZ。

4.根据权利要求1所述的10GSps8bit高速信号实时采集传输存储与回放系统，其特征在于：所述FPGA的输入接口为40bit的数据流，后端的FPGA采取的方案为将三个数据拼接为一个128bit的数据送至DDR3进行缓存，这样会有8bit的冗余数据，加入通道标志位和奇偶校验信息，通过DDR3输出的数据被拆分为10路，并且在8bit的冗余数据中将加入通道标志位和校验信息，被拆分后的单通道数据率将是原来数据率的十分之一，约为1GB/s，被拆分后的数据通过万兆以太网技术，实现远距离的传输，这样也实现前端采集和后端处理、存储的分离。