[发明专利]一种低功耗高摆率高增益带宽积的全差分运算放大器

权利要求书

1.一种低功耗高摆率高增益带宽积的全差分运算放大器，其特征在于，包括：

主运算放大单元；

摆率增强单元，用于提高主运算放大器输出差分信号的摆率；

共模反馈单元，用于对所述的输出差分信号进行平均放大，以向主运算放大器提供两路共模电压反馈信号cmfb1～cmfb2；

所述的主运算放大器根据两路共模电压反馈信号cmfb1～cmfb2，应用电流抽取技术在低功耗的环境下对输入差分信号进行增益放大，得到所述的输出差分信号。

2.根据权利要求1所述的全差分运算放大器，其特征在于：所述的主运算放大单元包括二十一个MOS管M1～M21、四个电阻R1～R4和两个电容C1～C2；其中，MOS管M18的源极与MOS管M13的源极、MOS管M3的源极、MOS管M5的源极、MOS管M6的源极、MOS管M4的源极、MOS管M14的源极、MOS管M19的源极、MOS管M7的漏极和MOS管M8的漏极共连并接电源电压，MOS管M18的栅极与MOS管M19的栅极相连并接收共模电压反馈信号cmfb1，MOS管M18的漏极与MOS管M13的漏极、MOS管M15的漏极、MOS管M20的漏极和电容C1的一端相连并产生正极输出差分信号，MOS管M13的栅极与电阻R1的一端、MOS管M3的漏极、MOS管M5的漏极、MOS管M1的漏极和MOS管M8的栅极相连，电阻R1的另一端与MOS管M3的栅极相连，MOS管M5的栅极与MOS管M6的栅极相连并接收给定的偏置电压Vbp，MOS管M6的漏极与MOS管M4的漏极、电阻R2的一端、MOS管M14的栅极、MOS管M7的栅极和MOS管M2的漏极相连，电阻R2的另一端与MOS管M4的栅极相连，MOS管M14的漏极与MOS管M19的漏极、电容C2的一端、MOS管M16的漏极和MOS管M21的漏极相连并产生负极输出差分信号，MOS管M7的源极与MOS管M9的漏极、MOS管M11的漏极、MOS管M15的栅极和电阻R3的一端相连，电阻R3的另一端与MOS管M9的栅极相连，MOS管M11的栅极与MOS管M17的栅极和MOS管M12的栅极相连并接收给定的偏置电压Vbn，MOS管M17的漏极与MOS管M1的源极和MOS管M2的源极相连，MOS管M1的栅极接收正极输入差分信号，MOS管M2的栅极接收负极输入差分信号，MOS管M8的源极与MOS管M12的漏极、MOS管M10的漏极、MOS管M16的栅极和电阻R4的一端相连，电阻R4的另一端与MOS管M10的栅极相连，MOS管M20的栅极与MOS管M21的栅极相连并接收共模电压反馈信号cmfb2，MOS管M20的源极与电容C1的另一端、MOS管M15的源极、MOS管M9的源极、MOS管M11的源极、MOS管M17的源极、MOS管M12的源极、MOS管M10的源极、MOS管M16的源极、MOS管M21的源极和电容C2的另一端共连并接地；MOS管M18、M13、M3、M5、M6、M4、M14和M19采用PMOS管，MOS管M7、M8、M1、M2、M20、M15、M9、M11、M17、M12、M10、M16和M21采用NMOS管。

3.根据权利要求1所述的全差分运算放大器，其特征在于：所述的摆率增强单元包括两块摆率增强电路，所述的摆率增强电路包括九个MOS管N1～N9；其中，MOS管N7的源极与MOS管N5的源极、MOS管N3的源极、MOS管N4的源极、MOS管N6的源极和MOS管N8的源极共连并接电源电压，MOS管N7的栅极与MOS管N5的栅极、MOS管N5的漏极、MOS管N3的漏极和MOS管N1的漏极相连，MOS管N7的漏极接主运算放大单元的正极输出端，MOS管N1的栅极接收正极输入差分信号，MOS管N1的源极与MOS管N2的源极和MOS管N9的源极相连，MOS管N3的栅极与MOS管N4的栅极相连并接收给定的基准电压VREF1，MOS管N9的栅极接收给定的基准电压VREF2，MOS管N9的源极接地，MOS管N8的栅极与MOS管N6的栅极、MOS管N6的漏极、MOS管N4的漏极和MOS管N2的漏极相连，MOS管N8的漏极接主运算放大单元的负极输出端，MOS管N2的栅极接收负极输入差分信号；MOS管N3～N8采用PMOS管，MOS管N1、N2和N9采用NMOS管。

4.根据权利要求1所述的全差分运算放大器，其特征在于：所述的共模反馈单元包括九个MOS管Q1～Q9和两个电容C3～C4；其中，MOS管Q1的源极与MOS管Q2的源极、MOS管Q3的源极和MOS管Q4的源极共连并接电源电压，MOS管Q1的栅极与MOS管Q1的漏极、MOS管Q2的漏极和MOS管Q5的漏极相连并产生共模电压反馈信号cmfb1，MOS管Q2的栅极接收给定的偏置电压Vbp，MOS管Q3的栅极与MOS管Q4的栅极、MOS管Q3的漏极和MOS管Q6的漏极相连，MOS管Q4的漏极与MOS管Q7的漏极、MOS管Q8的漏极和MOS管Q7的栅极相连并产生共模电压反馈信号cmfb2，MOS管Q5的源极与MOS管Q6的源极和MOS管Q9的漏极相连，MOS管Q5的栅极接收给定的共模电压，MOS管Q6的栅极与电容C3的一端和电容C4的一端相连，电容C3的另一端接主运算放大单元的负极输出端，电容C4的另一端接主运算放大单元的正极输出端，MOS管Q9的栅极与MOS管Q8的栅极相连并接收给定的偏置电压Vbn，MOS管Q9的源极与MOS管Q7的源极和MOS管Q8的源极共连并接地；MOS管Q1～Q4采用PMOS管，MOS管Q5～Q9采用NMOS管。