[发明专利]用于数模转换器(DAC)的积分非线性(INL)和微分非线性(DNL)校正技术

权利要求书

1.一种与数模转换器DAC一起使用的方法，所述方法包括：

(a)在所述DAC的输入处接受N位数字输入码；

(b)基于N位数字输入码的一部分从第一组校正码中选择第一校正码，其中所述第一组校正码用来减小到一范围的积分非线性INL值，从而提高DAC的线性；

(c)基于所述N位数字输入码的一部分从第二组校正码中选择第二校正码，其中第二组校正码用来确保所有的微分非线性DNL值＞-1，从而确保DAC是单调的；

(d)基于在步骤(a)接受的N位数字输入码、在步骤(b)选择的所述第一校正码以及在步骤(c)选择的所述第二校正码产生N+M位数字输出码；以及

(e)将N+M位数字输出码转换成模拟输出信号，其中所述模拟输出信号或其经缓冲形式是DAC的模拟输出。

2.如权利要求1所述的方法，其特征在于，M＝1。

3.如权利要求1所述的方法，其特征在于：

步骤(b)包括基于所述N位数字输入码的最高有效位MSB的预定位数从第一组校正码中选择第一校正码；以及

步骤(c)包括基于N位数字输入码的MSB的预定位数从第二组校正码中选择第二校正码。

4.如权利要求3所述的方法，其特征在于：

步骤(e)处的转换由N+M位DAC来执行，所述N+M位DAC包括含最高有效分段和最低有效分段的多个分段；

所述最高有效分段包括通过电阻器实现的2^X个子分段；以及

由代码校正器用来从第一和第二LUT中选择第一和第二校正码的N位数字输入码的部分包括N位数字输入码的X个MSB。

5.如权利要求1所述的方法，其特征在于，所述步骤(d)包括：

(d.1)将在步骤(b)选择的第一校正码与在步骤(a)接受的N位数字输入码相加以产生N位经INL校正代码INLCC；

(d.2)将N位INLCC进行位扩展以产生N+M位INLCC；

(d.3)判定N+M位INLCC是否需要DNL校正；

(d.4)如果N+M位INLCC需要DNL校正，则基于在步骤(c)选择的定标形式第二校正码修改N+M位INLCC，从而产生N+M位数字输出码；以及

(d.5)如果N+M位INLCC不需要DNL校正，则使N+M位数字输出码等于N+M位INLCC。

6.如权利要求1所述的方法，其特征在于：

M≥1；以及

步骤(d)包括使用附加分辨率中的M位将DAC的输入处可以接受的2^N个可能的数字输入码中的至少某一些重新映射，以确保所有的DNL值＞-1。

7.如权利要求1所述的方法，其特征在于：

M≥1；以及

其中步骤(d)包括以下中的至少一个：

如果未校正的结果在DNL＜-1中，则使用附加分辨率中的M位将一个或多个代码之前的代码压缩；或者

如果未校正的结果在DNL＜-1中，则使用附加分辨率中的M位将一个或多个代码之后的代码压缩。

8.如权利要求1所述的方法，其特征在于，还包括：

在DAC的离线测试期间确定并存储第一组校正码和第二组校正码。

9.一种设备，包括：

代码校正器，适于

接受N位数字输入码；

基于N位数字输入码的一部分从第一组校正码中选择第一校正码，其中所述第一组校正码用来减小到一范围的积分非线性INL值；

基于所述N位数字输入码的一部分从第二组校正码中选择第二校正码，其中所述第二组校正码用来确保所有的微分非线性DNL值＞-1；以及

基于所接受的N位数字输入码、所选择的第一校正码以及所选择的第二校正码，产生N+M位数字输出码；以及

N+M位DAC，适于接受代码校正器所输出的N+M位数字码以及基于所接受的N+M位数字码输出模拟信号。

10.如权利要求9所述的设备，其特征在于，所述代码校正器包括：

第一查找表LUT，适于存储第一组校正码；以及

第二查找表LUT，适于存储第二组校正码。