[发明专利]一种半导体器件及其制造方法、电子装置

说明书

本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，所述半导体衬底上包括多个间隙或者沟槽；在所述半导体衬底的表面形成衬垫层，所述衬垫层覆盖所述半导体衬底的表面以及所述间隙或者沟槽的侧壁和底部；采用水蒸气等离子体处理所述衬垫层，以形成富羟基衬垫层；在所述富羟基衬垫层之上形成可流动的层间介电层。根据本发明的制造方法增加了流式化学气相沉积过程的流动性，因此提高了介电材料的空隙填充能力，避免了填充空洞(Void)的出现，进而提高了器件的性能和良率。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法、电子装置。

背景技术

随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，特别是当半导体器件尺寸降到20nm或以下时，半导体器件的制备受到各种物理极限的限制。减小的特征结构尺寸造成器件上的结构特征的空间尺寸减小。器件上间隙与沟槽的宽度变窄到间隙深度对宽度的深宽比高到足以导致介电材料填充间隙相当不易的程度。

流动式化学气相沉积法(Flowable CVD)因其优异的间隙和沟槽填充能力被广泛应用于20nm以下节点制程中，例如形成介电材料填充浅沟槽隔离(STI)结构的沟槽或在FinFET器件的制作过程中形成层间介电层。然而流动式化学气相沉积的流动性取决于基底的条件，不同的基底条件导致填充能力的变化，进而可能在填充沟槽的介电材料中产生空洞(Void)或缝隙。空洞和缝隙在介电材料中随机形成且具有不可预知的尺寸、位置和密度。这会导致不可预知的且不一致的层的后沉积处理，诸如不均匀的蚀刻、抛光、退火等。同时，空洞或缝隙的存在会导致由于电串扰、电荷泄露以及一些情况下由于器件中的短路导致的错误的或劣质的器件性能。

因此，为了解决上述技术问题，有必要提出一种新的制作方法。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在问题，本发明提出一种半导体器件的制造方法，包括：提供半导体衬底，所述半导体衬底上包括多个间隙或者沟槽；在所述半导体衬底的表面形成衬垫层，所述衬垫层覆盖所述半导体衬底的表面以及所述间隙或者沟槽的侧壁和底部；采用水蒸气等离子体处理所述衬垫层，以形成富羟基衬垫层；在所述富羟基衬垫层之上形成可流动的层间介电层。

进一步，采用流动式化学气相沉积法形成所述可流动的层间介电层。

进一步，采用水蒸气等离子体处理所述衬垫层的工艺参数包括：水蒸气的使用量为500mg/min～3000mg/min,氦气的流量范围为500sccm～1500sccm，处理温度范围为350～450℃，射频功率范围为500w～1500w。

进一步，在形成所述可流动的层间介电层之后还包括采用去离子水对所述层间介电层进行清洗浸泡后，执行蒸气退火处理的步骤。

进一步，所述衬垫层为氧化物衬垫层。

进一步，所述层间介电层的材料包括氧化硅。

进一步，所述方法适用于FinFET器件的制作。

进一步，在形成所述可流动的层间介电层之后还包括进行固化处理的步骤。

本发明还提供了一种采用上述方法制造的半导体器件。

本发明还提供一种电子装置，所述电子装置包括上述的半导体器件。