[发明专利]在MCU芯片中配置FPGA的方法和装置

说明书

技术领域

本发明涉及集成电路技术领域，特别是涉及一种在MCU芯片中配置FPGA的方法和一种在MCU芯片中配置FPGA的装置。

背景技术

随着集成电路工艺的不断提高，现场可编程门阵列FPGA(Field－Programmable Gate Array)作为专用集成电路(ASIC，Application-Specific Integrated Circuit)领域中的一种半定制电路而出现，FPGA的逻辑块和连接可以按照用户的需要而改变，通过可编辑的连接把FPGA内部的逻辑块连接起来，所以FPGA可以完成所需要的逻辑功能。

由于FPGA具有极高的灵活性，MCU(Micro Control Unit，微控制单元)芯片厂商寄望于将FPGA集成于MCU芯片中，以解决MCU芯片在不同应用场景对功能需求不一样的矛盾。

通常，在FPGA完成所需要的逻辑功能之前，需要将相应的数据信息烧录至FPGA中进行配置，相关的FPGA配置模式有多种，包括：并行主模式、主从模式、串行模式以及外设模式，其中，并行主模式为一片FPGA加一片EPROM(Erasable Programmable Read-Only Memory，可擦除可编程只读寄存器)的方式；主从模式可以支持一片PROM(Programmable Read-Only Memory，可编程只读存储器)编程多片FPGA；串行模式可以采用串行PROM编程FPGA；外设模式可以将FPGA作为微处理器的外设，由微处理器对其编程。

然而，在MCU芯片中配置FPGA时，采用一片EPROM或者一片PROM对FPGA进行编程都会增加额外的成本，并且，MCU芯片的面积也会相应的增大，进一步增加了成本，此外，由于FPGA为现场可编程器件，掉电后相应的数据信息也即丢失，造成FPGA不能正常工作。

因此，目前需要本领域技术人员迫切解决的一个技术问题就是：提供一种在MCU芯片中配置FPGA的方法和装置，以降低成本，并且能够在掉电后保存数据信息。

发明内容

本发明实施例所要解决的技术问题是提供一种在MCU芯片中配置FPGA的方法，以降低成本，并且能够在掉电后保存数据信息。

相应的，本发明实施例还提供了一种在MCU芯片中配置FPGA的装置，用以保证上述方法的实现及应用。

为了解决上述问题，本发明公开了一种在MCU芯片中配置FPGA的方法，所述微控制单元MCU芯片集成有现场可编程门阵列FPGA模块，所述现场可编程门阵列FPGA模块包括互连的现场可编程门阵列FPGA器件和现场可编程门阵列FPGA配置信息下载子模块，所述方法包括：

所述现场可编程门阵列FPGA配置信息下载子模块接收数据信息；

所述现场可编程门阵列FPGA配置信息下载子模块将所述数据信息写入所述FPGA器件。

优选地，所述MCU芯片还包括：

CPU、系统总线、芯片IO控制模块以及时钟复位模块，其中，

所述CPU和所述现场可编程门阵列模块分别连接在所述系统总线上；所述时钟复位模块与所述现场可编程门阵列模块互连；

所述现场可编程门阵列模块还包括现场可编程门阵列FPGA IO配置子模块，所述FPGA器件和所述FPGA IO配置子模块各自包括内部IO引脚，所述FPGA器件的内部IO引脚与所述FPGA IO配置子模块的内部IO引脚互连，所述FPGA器件和所述FPGA IO配置子模块之间通过互连的内部IO引脚对进行内部相互通信。

优选地，所述MCU芯片还包括联合测试工作组JTAG，所述现场可编程门阵列FPGA配置信息下载子模块与联合测试工作组JTAG互连，所述现场可编程门阵列FPGA配置信息下载子模块通过以下方式接收数据信息：

所述联合测试工作组JTAG接收预设的联合测试工作组JTAG下载器发送的数据信息；所述数据信息通过所述联合测试工作组JTAG下载器下载获得；

所述联合测试工作组JTAG将所述数据信息发送至所述现场可编程门阵列FPGA配置信息下载子模块；

所述现场可编程门阵列FPGA配置信息下载子模块接收所述联合测试工作组JTAG发送的数据信息。

优选地，所述MCU芯片还包括系统总线，所述现场可编程门阵列FPGA配置信息下载子模块连接到所述系统总线上，所述现场可编程门阵列FPGA配置信息下载子模块接收数据信息包括所述现场可编程门阵列FPGA配置信息下载子模块接收所述系统总线上传输的数据信息；