[发明专利]CMOS工艺、CMOS晶体管和AMOLED

说明书

技术领域

本发明涉及在不增加掩膜次数情况下的一种可增加NMOS及PMOS薄膜晶体管的阈值电压间隔(差值)的CMOS工艺，和利用它的CMOS晶体管(CMOS TFT)，和利用所述CMOS晶体管的AMOLED。 

背景技术

AMOELD为实现有源驱动在其内部采用了TFT。TFT为非晶硅利用低温多晶硅(以下用LTPS表示)薄膜。由于LTPS薄膜是通过各种结晶化方法使非晶硅薄膜结晶化形成的薄膜，因电子迁移率很快、可实现电路的高集成化，所以具有能够实现作为显示基板上内置驱动电路的优点。 

利用LTPS的显示基板上内置的驱动电路包括PMOS TFT，NMOS TFT，PMOS及NMOS TFT并列接触形成的CMOS TFT。利用它，LTPS正在往提高电路工作速度和缩小TFT大小的方向发展。同时也在为提高TFT的特性而提高其结晶性。 

但是，提高TFT的特性后，CMOS TFT的栅极电压(V Gate)与漏极电流(Id)的关系如图1所示，可以看出CMOS TFT中的PMOS TFT和NMOS TFT的阈值电压几乎重叠，所以此种CMOS TFT工作在阈值电压附近时因PMOS TFT和NMOS TFT会同时工作导致具有消耗电流增加的缺点。 

图1为表示原有CMOS TFT的栅电压和漏电压的和对数函数值的关系图。 

参照图1，NMOS TFT根据PMOS TFT的栅电压的开启，PMOS TFT根据NMOS TFT的栅电压，不能进行开启。但是，非晶硅结晶使TFT的特性提高以后，PMOS TFT的阈值电压向正极性方向移动，NMOS TFT的阈值电压则向负极性方向移动，NMOS TFT和PMOS TFT的阈值电压就会出现相互重叠的情况。如此PMOS及NMOS TFT的阈值电压重叠的话，由于开电流增加，会产生消耗电流增加的问题。 

为解决这个问题提出的使用和硅晶片工艺相同的工艺，在NMOS及PMOS TFT的沟道中掺杂不同量杂质的方法。但是，掺杂不同NMOS和PMOS TFT的沟道掺杂量的方法中，因为就算少使用模板，也还是需要一个模板工序。增加模板工序数，就会出现制作费用增加的问题。 

发明内容

本发明的目的是在不增加模板工序数的情况下，制备就能够增加NMOS TFT及PMOS TFT的阈值电压间隔的CMOS TFT及其制备方法，还有提供利用它的AMOLED平板显示 装置。 

本发明的技术方案是： 

一种CMOS工艺，包括步骤： 

S1、形成缓冲层； 

S2、形成非晶硅层； 

S3、沟道参杂P型离子和N型离子； 

S4、结晶化及LTPS patterning； 

S5、形成栅极绝缘层及栅极电极； 

S6、掺杂LTPS源极区域及漏极区域； 

S7、形成层间绝缘层及接触孔； 

S8、形成源电极及漏电极。 

执行步骤S3先过量掺杂P型离子至PMOS及NMOS TFT的阈值电压偏向正极性方向，然后掺杂N型离子至PMOS及NMOS TFT的阈值电压向负极性方向偏移到阈值电压差接近0V以得到CMOS特性为止。 

优选的，P型离子为B。N型离子为P、As、Sb、Bi中一种或多种的组合。 

上述步骤S3中进一步优选方案为，NMOS及PMOS TFT的阈值电压偏向正极性至2V，B的掺杂量不少于2.4E17/cm³。 

一种CMOS晶体管，其特征在于，PMOS及NMOS TFT沟道通过上述方法掺杂有P型离子和N型离子。 

进一步的，上述CMOS晶体管的P型离子掺杂量不少于2.4E17/cm³。 

一种AMOLED，其特征在于，使用上述CMOS晶体管作为驱动单元元件。 

本发明的有益效果：本发明中的CMOS晶体管及其制备的CMOS工艺是通过在LPTS沟道中掺杂P型离子所需量以上的量，使NMOS及PMOS TFT的阈值电压向正极性方向移动。然后，在沟道中掺杂N型离子，使NMOS及PMOS TFT的阈值电压向负极性方向移动，由于阈值电压差接近OV，导致NMOS及PMOS TFT的阈值电压间隔增加。因此，本发明的TFT及其制备方法应用于AMOLED器件可通过减少开电流，来减少消耗电流。 

附图说明

图1为表示原有CMOS薄膜晶体管的栅极电压(V Gate)和漏极电流(Id)的关系图；