[发明专利]具有分层互连结构的桥互连

说明书

技术领域

本公开的实施例通常涉及集成电路领域，且更具体地涉及用于在集成电路组件中的具有分层互连结构的桥互连的技术和配置。

背景技术

嵌入式桥互连可提供在处理器和存储器芯片之间的更快的通信。各种管芯可能需要在第一级互连(FLI)处附接到衬底，以实现高性能计算(HPC)。因为管芯继续缩小到较小的尺寸，因此在FLI级处的互连结构之间通常需要更细的间距。

使用目前的技术提供未来计算设备的更细间距可能是有挑战性的。例如目前，在处理器管芯和存储器管芯之间的混合凸块间距可能使封装和组装变得非常有挑战性并导致差的产出性能。使用焊膏印刷(SPP)工艺的FLI接头架构可能由于对管芯上的焊料凸块高度和/或焊料体积的限制而导致低质产出，这可导致非接触断开和凸块开裂，特别是对于FLI的较小间距区域。而且，电迁移风险可能由于铜(Cu)扩散和在FLI接头的衬底侧面上使用的有机焊料保护剂(OSP)表面精加工而升高。

附图说明

结合附图通过下面的详细描述将容易理解实施例。为了便于该描述，相似的附图标记表示相似的结构元件。实施例作为例子而不是作为限制在附图的图中示出。

图1示意性示出根据一些实施例的配置成使用在衬底中具有分层互连结构的嵌入式桥互连的示例性集成电路(IC)组件的截面侧视图。

图2示意性示出根据一些实施例的用于使用分层互连结构形成嵌有桥互连的衬底的封装衬底制造过程的流程图。

图3示意性示出根据一些实施例的在将桥嵌在衬底中之前的与图2所示的封装衬底制造过程有关的一些选定操作的截面侧视图。

图4示意性示出根据一些实施例的在将桥嵌在衬底中之前的与图2所示的封装衬底制造过程有关的一些其它选定操作的截面侧视图。

图5示意性示出根据一些实施例的与图2所示的封装衬底制造过程有关的将桥嵌在衬底中的一些选定操作的截面侧视图。

图6示意性示出根据一些实施例的与图2所示的封装衬底制造过程有关的形成分层互连结构的一些选定操作的截面侧视图。

图7示意性示出根据一些实施例的与图2所示的封装衬底制造过程有关的形成分层互连结构的一些其它选定操作的截面侧视图。

图8示意性示出根据一些实施例的与图2所示的封装衬底制造过程有关的完成分层互连结构的一些选定操作的截面侧视图。

图9示意性示出根据一些实施例的利用具有嵌入式桥互连的封装衬底的组装过程的流程图。

图10示意性示出根据一些实施例的在如本文所述的衬底中包括具有分层互连结构的嵌入式桥互连的计算设备。

具体实施方式

本公开的实施例描述在集成电路组件中的具有分层互连结构的桥互连的技术和配置。在下面的描述中，将使用由本领域技术人员普遍使用的术语来描述例证性实现方式的各种方面，以将它们工作的实质传达给本领域中的其他技术人员。然而，对本领域技术人员将明显，本公开的实施例可在只有所述方面中的仅仅一些的情况下被实施。为了解释的目的，阐述了特定的数量、材料和配置，以便提供对例证性实现方式的彻底理解。然而，对本领域技术人员将明显，本公开的实施例可在没有特定细节的情况下被实施。在其它实例中，公知的特征被省略或简化，以便不使例证性实现难理解。

在下面的详细描述中，参考形成其一部分的附图，其中相似的附图标记始终表示相似的部件，且其中通过说明的方式示出本公开的主题可被实施的实施例。应理解，在不偏离本公开的范围的情况下其它实施例可被利用，且可做出结构或逻辑变化。因此，下面的详细描述不应在限制的意义上被理解，且实施例的范围由所附权利要求及其等价体来限定。

为了本公开的目的，短语“A和/或B”意指(A)、(B)或(A和B)。为了本公开的目的，短语“A、B和/或C”意指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。

本描述可使用基于视角的描述，例如顶部/底部、在…中/外、在…之上/在…之下等。这样的描述仅用于便于讨论，且并不打算将本文描述的实施例的应用限制到任何特定的方向。

本描述可使用短语“在一个实施例中”、“在实施例中”或“在一些实施例中”，每个可以指相同或不同实施例中的一个或多个。此外，如关于本公开的实施例使用的术语“包括(comprising)”、“包括(including)”、“具有”等是同义的。