[发明专利]一种基于PROFIBUS-DP协议的通信设备在审
申请号: | 201410230799.3 | 申请日: | 2014-05-28 |
公开(公告)号: | CN104021108A | 公开(公告)日: | 2014-09-03 |
发明(设计)人: | 周柳奇;王晟磊 | 申请(专利权)人: | 中山火炬职业技术学院 |
主分类号: | G06F13/42 | 分类号: | G06F13/42 |
代理公司: | 中山市捷凯专利商标代理事务所(特殊普通合伙) 44327 | 代理人: | 石仁 |
地址: | 528400 广东省*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 基于 profibus dp 协议 通信 设备 | ||
技术领域:
本发明涉及一种基于PROFIBUS-DP协议的通信设备。
背景技术:
PROFIBUS,尤其是其PROFIBUS-DP,是目前应用于主、从站连接的最适合高端过程控制应用的现场总线标准,它有实时性好,可靠性高,开销少等优点。
目前市面上只有一款PROFIBUS主站芯片,也就是西门子的ASPC2,但由于西门子等公司对该技术的垄断思想,造成开发PROFIBUS主站芯片的相当不便,成本非常高昂;同时,该主站芯片不具有处理功能,仅起数据传输作用,对数据的处理操作都是由主站的CPU来实现的,会对主站的CPU造成繁重的处理负担。
发明内容:
本发明的目的在于提供一种基于PROFIBUS-DP协议的通信设备,其主站芯片成本较低,不但能起数据传输作用,还具有数据处理功能。
一种基于PROFIBUS-DP协议的通信设备,至少包括依次连接的主站控制器、主站芯片、以及从站,其特征在于:还包括PCI接口卡,所述主站芯片至少包括
RS485接口,其一端与所述从站连接;
串/并、并/串接口,其一端与所述RS485接口的另一端连接;
协议解释单元,其一端与所述串/并、并/串接口的另一端连接;
协议控制器,其一端与所述协议解释单元的另一端连接;
用户接口,其一端与所述协议控制器的另一端连接;以及
ISA接口,其一端与所述用户接口的另一端连接,而其另一端与所述PCI接口卡连接;
而所述PCI接口卡的另一端则与所述主站控制器连接。
本发明之通信设备,其主站芯片的上述结构设计,将PROFIBUS-DP协议完全在主站芯片内部实现,不再需要一个外部的独立的CPU处理协议;即主站芯片可通过其协议控制器直接对数据进行处理和分配,无再需借助主站CPU,成本较低,不但能起主、从站之间的数据传输作用,还具有数据处理功能。同时,ISA接口与PCI接口卡桥接,便于与要求PCI接口匹配对接的芯片的连接。
本发明可通过如下方案进行改进:
所述协议控制器包括:协议处理单元、数据寄存器、控制字寄存器、诊断寄存器、参数化数据寄存器、以及配置数据寄存器;所述数据寄存器、控制字寄存器、诊断寄存器、参数化数据寄存器、以及配置数据寄存器分别连接于协议处理单元与所述用户接口之间。结构简单,主站芯片成本较低,具有数据处理功能。
所述用户接口为双口RAM接口,其至少包括与所述协议控制器连接的FPGA逻辑接口、连接于FPGA逻辑接口与ISA接口之间的SRAM和SDRAM、与FPGA逻辑接口连接的FLASH ROM、以及与SDRAM连接的SDRAM控制器。结构简单。
附图说明:
图1为本发明框架结构图。
图2为对网络报文接收处理的主站芯片的框架图。
图3为本发明之用户接口在实际应用中被用户定义后的具体结构框图。
具体实施方式:
如图1所示,一种基于PROFIBUS-DP协议的通信设备,至少包括依次连接的主站控制器1、主站芯片2、PCI接口卡、以及从站3,所述主站芯片2至少包括RS485接口、串/并、并/串接口、协议解释单元、协议控制器、用户接口、和ISA接口。
所述RS485接口,其一端与所述从站连接。
所述串/并、并/串接口,其一端与所述RS485接口的另一端连接。
所述协议解释单元,其一端与所述串/并、并/串接口的另一端连接。
所述协议控制器,其一端与所述协议解释单元的另一端连接。
所述用户接口,其一端与所述协议控制器的另一端连接。
所述ISA接口,其一端与所述用户接口的另一端连接,而其另一端与所述PCI接口卡连接。
所述PCI接口卡的另一端则与所述主站控制器连接。
进一步地,所述协议控制器包括:协议处理单元、数据寄存器、控制字寄存器、诊断寄存器、参数化数据寄存器、以及配置数据寄存器;所述数据寄存器、控制字寄存器、诊断寄存器、参数化数据寄存器、以及配置数据寄存器分别连接于协议处理单元与所述用户接口之间。
再进一步地,如图3所示,所述用户接口为双口RAM接口,其至少包括与所述协议控制器连接的FPGA逻辑接口、连接于FPGA逻辑接口与ISA接口之间的SRAM和SDRAM、与FPGA逻辑接口连接的FLASH ROM、以及与SDRAM连接的SDRAM控制器。
所述主站芯片2在工作时,应先对其进行初始化,其初始化过程包括:
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中山火炬职业技术学院,未经中山火炬职业技术学院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410230799.3/2.html,转载请声明来源钻瓜专利网。