[发明专利]交响乐团式多核CPU多内存计算机系统

说明书

技术领域

本发明涉及处理器，特别是一种交响乐团式多核CPU多内存计算机系统。

背景技术

当今，随着云计算、大数据、物联网和3D打印等信息新技术的快速发展，用户对多核计算机的高性能和大容量要求越来越高。多核（即多CPU（Central Processing Unit，中央处理器））技术也随着计算业务的要求不断地发展、成熟，在市场中的应用范围也在迅速渗透到各个领域。多核处理器的内存配置方法是多核技术中的一种关键技术，直接影响到多核处理器的计算性效率和实时性能，因此，研究和改进多核的内存配置和管理技术对多核系统来说是非常重要的。针对多核的内存配置方法和管理，现有以下技术：

无锡江南计算技术研究所拥有的专利技术“多核处理器及多核处理器组”（ 申请号：201010508842.X，授权公告号：CN 102446158 A）公开的多核处理器架构是,一个主核和多个从核共用同一个主存。该专利技术存在的不足是，在多核同时争用共享的主存时，必寻有等待主存空闲的核处于等待状态，从而降低了处于等待状态的核的计算效率；同时存在的不足是，主核和从核脚色固定，不能相互代替，通用性降低。

孙瑞琛申请的专利“一种多核处理器存储系统装置及方法”（申请号：201110242698.4，申请公布号：CN 102375801 A）公开了一种多核处理器存储系统装置及方法。该方法使各个核分别通过数据高速缓存装置和指令高速缓存装置访问共享的主存。无锡江南计算技术研究所拥有的专利技术“多核处理器的数据管理方法及装置”（ 申请号：201010508870.1，授权公告号：CN 102446159 A）公开的多核处理器的数据管理方法及装置是,多核处理器包括处理器核心阵列和处理器核心互联结构，所述的处理器核心包括具有多个存储单元的且分配存储地址的核内存储器，核内存储器和主存之间进行数据传输，提高了数据读写效率，避免了零散访问主存的效率损失问题。但还是一个多核共用同一个主存。这两个专利技术存在的不足也是，在多核同时争用共享的主存时，必寻有等待主存空闲的核处于等待状态，从而降低了处于等待状态的核的计算效率。

清华大学拥有的专利技术“一种多核处理器高速缓存及其管理方法” （申请号：CN201110227588.0，授权公告号：CN102270180A）公开的方法是，一种多核处理器高速缓存，其特征在于，所述多核处理器高速缓存中：一级高速缓存为每个处理器核私有，二级高速缓存为所有处理器核分布式共享。该专利技术存在的不足是，没有提及到各核如何访问主存的方法。

华为技术有限公司拥有的专利技术“多核系统中共享内存的管理方法和装置” （申请号：CN200710178405.4，授权公告号：CN101246466）公开的方法是，一种多核系统中共享内存的管理方法和装置，其特征在于，在多核系统中配置全局共享的内存和局部共享的内存；多核系统中的所有中央处理器CPU都能够访问所述全局共享的内存，多核系统中的部分CPU能够访问所述局部共享的内存。该专利技术同样存在的不足是需要解决多核同时争用共享主存的问题。因此，其改进和创新势在必行。

发明内容

针对上述情况，为克服现有技术之缺陷，本发明之目的就是提供一种交响乐团式多核CPU多内存计算机系统，可有效解决多核同时争用共享主存的问题。

本发明解决的技术方案是，该交响乐团式多核CPU多内存计算机系统是由核间通信模块和电源管理模块、指挥核模块、内核0模块、内核1模块、内核2模块、内核3模块、GPU核模块以及共享的网络接口和外设接口模块组成，指挥核模块、内核0模块、内核1模块、内核2模块、内核3模块、GPU核模块分别经数据线与核间通信模块和电源管理模块相连；

所述的交响乐团式多核CPU多内存计算机系统，多核是由指挥核模块、内核0模块、内核1模块、内核2模块、内核3模块、GPU核模块等组成的，这些CPU内核模块每个都是一个可独立工作的中央处理器CPU；

所述的交响乐团式多核CPU多内存计算机系统，多内存计算机系统是指每个CPU内核模块都有自己独享的高速缓存和内存储器；

所述的交响乐团式多核CPU多内存计算机系统，是指在指挥核的指挥下，CPU各核可根据相同的工作任务指令序列（如图乐谱一样），独自完成自己所承担的计算任务；

所述的指挥核模块是由指挥核及其独享的核内高速缓存、指挥核的高速缓存、指挥核的内存储器、指挥核的I/O模块组成，这些独享的模块之间通过双向数据线互联；