[发明专利]后道工序互连层上的通孔预填充

说明书

技术领域

本发明一般地涉及半导体技术领域，更具体地，涉及导电互连层及其形成方法。

背景技术

在集成电路(IC)的制造过程中，器件形成在晶圆上且通过多个导电互连层连接在一起。通过首先在介电层中形成间隙(如，沟槽和通孔)，然后用导电材料填充间隙来形成这些导电互连层。

导电材料通常通过电化学镀工艺(ECP工艺)形成在间隙内。首先在介电层中的间隙内形成势垒层。然后在势垒层的上方形成晶种层。用导电材料连续填充间隙的剩余空间。然后实施平坦化以去除多余的导电材料。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种导电互连层，包括：介电层，设置在衬底上方；开口，向下延伸穿过所述介电层，所述开口包括水平面以上的上部和水平面以下的下部；第一导电层，填充所述开口的下部；上部势垒层，设置在所述第一导电层上方，所述上部势垒层覆盖所述开口的上部的底面和侧壁表面；以及第二导电层，设置在所述上部势垒层上方，所述第二导电层填充所述开口的上部。

该导电互连层还包括下部势垒层，所述下部势垒层包括设置在所述开口的下部的侧壁上的第一部分和在所述介电层和所述上部势垒层之间设置在所述开口的上部的侧壁上的第二部分。

在该导电互连层中，所述第一导电层邻接下方的导电互连层。

在该导电互连层中，所述下部势垒层包括氮化钽(TaN)、氮化钛(TiN)、氮化锰(MnN)、碳化硅(SiC)、氮化硅(SiN)、碳氧化硅(SiOC)或氮氧化硅(SiON)。

该导电互连层还包括环绕所述第一导电层的顶部区、底部区和侧壁区的金属氧化物势垒层。

在该导电互连层中，所述金属氧化物势垒层包括氧化锰。

在该导电互连层中，所述金属氧化物势垒层包括锰(Mn)、镁(Mg)、铝(Al)、锆(Zr)、钼(Mo)、钛(Ti)、钽(Ta)或钨(W)的氧化物。

在该导电互连层中，所述开口的最大纵向尺寸与最小横向尺寸的比率介于约4:1和约10:1之间。

在该导电互连层中，所述上部势垒层包括氮化钽(TaN)、氮化钛(TiN)、氮化锰(MnN)、碳化硅(SiC)、氮化硅(SiN)、碳氧化硅(SiOC)或氮氧化硅(SiON)。

在该导电互连层中，所述第一导电层包括钴(Co)、钌(Ru)、铝(Al)、钼(Mo)、钨(W)、CoW或钴钨磷(CoWP)。

根据本发明的另一方面，提供了一种导电互连层，包括：一个或多个介电层，形成在衬底的上方；沟槽和下面的通孔，垂直延伸穿过所述介电层，其中，所述通孔的横向尺寸小于所述沟槽的横向尺寸；第一导电层，填充所述通孔的一部分；上部势垒层，设置在所述第一导电层上方，所述上部势垒层覆盖所述沟槽的底面和侧壁表面；以及第二导电层，设置在所述上部势垒层上方且填充所述沟槽。

该导电互连层还包括晶种层，所述晶种层设置在所述上部势垒层和所述第二导电层之间。

该导电互连层还包括下部势垒层，所述下部势垒层包括设置在所述通孔的部分的侧壁上的第一部分和在所述介电层和所述上部势垒层之间设置在所述沟槽的侧壁上的第二部分。

在该导电互连层中，所述第一导电层邻接下方的导电互连层。

根据本发明的又一方面，提供了一种填充用于互连件的间隙的方法，所述方法包括：去除介电层的所选择部分，以形成包括上部和下部的开口；用第一导电层填充所述开口的下部；在所述第一导电层上方施加上部势垒层，所述上部势垒层覆盖所述开口的上部的底面和侧壁表面；以及用第二导电层填充所述开口的上部的剩余空间。

在该方法中，所述第一导电层由下列步骤形成：用包括第一金属元素和第二金属元素的合金层填充所述开口的下部；进行退火以在所述合金层和所述介电层的界面处形成金属氧化物势垒层，其中，所述金属氧化物势垒层包括从所述合金层迁移来的所述第二金属元素；在所述金属氧化物势垒层上方施加所述上部势垒层，所述上部势垒层覆盖所述开口的上部的底面和侧壁表面；以及用所述第二导电层填充所述开口的上部的剩余空间。

在该方法中，所述合金层的所述第一金属元素是铜，且所述合金层的所述第二金属元素是锰(Mn)、镁(Mg)、铝(Al)、锆(Zr)、钼(Mo)、钛(Ti)、钽(Ta)或钨(W)。

该方法在填充所述第一导电层之前，还包括：在所述开口上方施加第一势垒层；以及从所述开口的上部和下部的底面去除所述第一势垒层的选择部分，同时保留所述开口的上部和下部的侧壁上的剩余部分。