[发明专利]半导体器件的形成方法

说明书

一种半导体器件的形成方法，包括：提供半导体衬底，包括存储区域和逻辑区域；在存储区域上形成若干第一多晶硅层；形成覆盖第一多晶硅层的控制栅介质材料层；形成覆盖控制栅介质材料层和逻辑区域的第二多晶硅层；刻蚀部分第二多晶硅层和控制栅介质材料层，形成暴露出第一多晶硅层顶部部分表面的第二开口；形成覆盖第二多晶硅层的第三多晶硅层；刻蚀存储区域的部分第三多晶硅层、第二多晶硅层、控制栅介质材料层和第一多晶硅层，形成闪存器件的选择栅，浮栅和位于浮栅上的控制栅；形成覆盖选择栅、控制栅的保护层；在保护层上形成光刻胶层；刻蚀逻辑区域的第三多晶硅层和第二多晶硅层，形成逻辑晶体管的栅极。防止控制栅和选择栅上凹陷的产生。

技术领域

本发明涉及半导体制作领域，特别涉及一种半导体器件的形成方法。

背景技术

在目前的半导体产业中，集成电路产品主要可分为三大类型：逻辑、存储器和模拟电路，其中存储器件在集成电路产品中占了相当大的比例。而在存储器件中，近年来闪存器件(flash memory)的发展尤为迅速。它的主要特点是在不加电的情况下能长期保持存储的信息，具有集成度高、较快的存取速度、易于擦除和重写等多项优点，因而在微机、自动化控制等多项领域得到了广泛的应用。

现有的闪存器件的结构示意图，包括：半导体衬底，位于所述半导体衬底上分立的存储晶体管栅极堆叠和选择晶体管栅极堆叠，所述存储晶体管栅极堆叠包括位于半导体衬底表面的隧穿氧化层、位于隧穿氧化层上的浮栅、位于浮栅上的控制栅介质层和位于控制栅介质层上的控制栅，所述选择晶体管栅极堆叠包括位于半导体衬底表面的选择栅介质层和位于选择栅介质层上的选择栅；还包括位于存储晶体管栅极堆叠和选择晶体管栅极堆叠之间的半导体衬底内的共源漏区，位于存储晶体管栅极堆叠远离共源漏区一侧的半导体衬底内的源区，位于选择晶体管栅极堆叠的远离共源漏区一侧的半导体衬底内的漏区。

现有技术在制作闪存器件时，通常需要在半导体衬底的其他区域集成制作逻辑晶体管，逻辑晶体管的栅极与闪存器件的控制栅和选择栅采用同一层多晶硅，而进行闪存器件和逻辑晶体管的集成制作工艺时，一般是先制作闪存器件，然后制作逻辑晶体管，在形成逻辑晶体管的栅极时，容易对已经形成的闪存器件的控制栅和选择栅表面产生过刻蚀，在控制栅和选择栅的表面产生凹陷缺陷。

发明内容

本发明解决的问题是防止控制栅和选择栅的表面产生凹陷缺陷。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底包括存储区域和逻辑区域；在半导体衬底的存储区域上形成若干分立第一多晶硅层，相邻第一多晶硅层之间具有第一开口，所述第一多晶硅层包括第一部分和第一部分相邻的第二部分；形成覆盖所述第一多晶硅层侧壁和表面以及半导体衬底表面的控制栅介质材料层；形成覆盖所述控制栅介质材料层和逻辑区域的半导体衬底的第二多晶硅层；刻蚀第一部分的第一多晶硅层上的部分第二多晶硅层和控制栅介质材料层，在存储区域的第二多晶硅层和控制栅介质材料层中形成暴露出第一部分的第一多晶硅层顶部部分表面的第二开口；形成覆盖所述第二多晶硅层的第三多晶硅层，所述第三多晶硅层填充满第二开口；刻蚀第一部分上的部分第三多晶硅层、第二开口两侧的部分第二多晶硅层、控制栅介质材料层和第一多晶硅层，形成闪存器件的选择栅，刻蚀第二部分上的部分第三多晶硅层、第二多晶硅层、控制栅介质材料层和第一多晶硅层，形成闪存器件的浮栅、覆盖浮栅的侧壁和顶部表面的控制栅介质层，位于控制栅介质层上的控制栅；形成覆盖所述逻辑区域的第三多晶硅层、存储区域的半导体衬底、选择栅、控制栅、控制栅介质层、浮栅表面的保护层，所述保护层的材料与多晶硅层材料不相同；在所述保护层上形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜，刻蚀逻辑区域的第三多晶硅层和第二多晶硅层，形成逻辑晶体管的栅极。

可选的，所述保护层的材料为氧化硅、氮化硅或氮氧化硅。

可选的，所述保护层的10～30埃。

可选的，所述保护层的形成工艺为化学气相沉积工艺。