[发明专利]一种实时高带宽视频交换系统及方法

权利要求书

1.一种实时高带宽视频交换系统，其特征在于，包括串并转换模块、数据同步处理模块、时钟数据同步控制模块、数据交换单元模块、并串转换模块；

单通道视频数据帧格式选用标准串行传输编码方式，并附加特征码key字节：tx_key＝1，tx_data＝x“BC”；该视频数据帧由20个时分复用时隙组成；其中，1-16个时隙为16路模拟视频采样数据，R1～R3为视频数据帧保留字节，用于传输视频数据对应的辅助数据；

所述串并转换模块负责将视频数据进行串并转换；

所述数据同步处理模块通过设置的片内双口RAM，根据接收来自经过串并转换后的数据，检测序列帧同步头tx_key＝1，tx_data＝x“BC”，形成帧序列并写入片内存储器；并根据时钟数据同步控制模块的本地同步时钟读出视频数据符合流，传送给实时视频交换模块；

所述时钟数据同步控制模块采用同源时钟处理方式，提供本地同步时钟独立运行，产生帧同步时序、读地址信号分别传送给交换模块，实现视频信号同步；由时钟数据同步控制模块产生对16通道接收并行数据进行调度处理，并由路由控制模块产生数据交换单元模块所需要的路由表，即目的通道和源通道信息，所述数据交换单元模块使用双口RAM实现，写端口位宽128bit，为16路视频数据的并置信号，每路位宽5bit，其中：低四位是视频序列计数器，最高位为片地址采用两片地址，写地址深度32，地址位宽5位；读端口数据位宽8bit，为交换系统输出的交换视频数据，读地址深度512，地址位宽9位,最高位为片地址，低位为交换输出视频的源通道地址；

所述数据交换单元模块中RAM写端口中帧同步头对视频信号计数器进行清零，否则执行递增计数，片地址加1，根据视频同步信号并置以及片地址对帧序列的1至16个时隙的数据顺序写入片内存储RAM，其他字段R1、R2、R3、key字节通过使能控制不写入，单位位宽128位，其中低位为第一链路的视频数据，高位为第十六链路的视频数据，从而实现写操作；

所述数据交换单元模块中RAM读端口中根据路由控制模块分离出的源通道信息和目的通道信息，根据写入地址空间和片地址进行视频数据读出；并在输出端对信号进行帧同步处理，增加帧头字节，从而实现读操作；

所述数据交换单元模块完成的单通道16路视频的交换输出功能，通过并串转换模块进行并串转换从而完成单通道的交换输出功能。

2.一种实时高带宽视频交换方法，其特征在于，包括

21)首先对视频数据帧采用标准串行传输编码方式，并附加特征码key字节：tx_key＝1，tx_data＝x“BC”；所述视频数据帧由20个时分复用时隙组成，其中，1～16个时隙为16路模拟视频采样数据，R1～R3为视频数据帧保留字节，用于传输视频数据对应的辅助数据；

22)将上述模拟视频数据帧通过串并转换模块进行转换；

23)数据同步处理模块采用片内双口RAM，根据接收数据，检测序列帧同步头tx_key＝1，tx_data＝x“BC”，形成帧序列并写入片内存储器；并根据时钟数据同步控制模块模块本地同步时钟读出视频数据符合流，传送给实时视频交换模块；

24)时钟数据同步控制模块采用同源时钟处理方式，提供本地同源时钟独立运行，产生帧同步时序、读地址信号分别传送给预处理模块和交换模块，实现视频数据信号同步；

25)由时钟数据同步控制模块产生对16通道接收并行数据进行调度处理，并由路由控制模块产生数据交换单元模块所需要的路由表，即目的通道和源通道信息，

26)数据交换单元模块使用双口RAM实现，其中写端口位宽128bit，为16路视频数据的并置信号，位宽5bit，其中：低四位是视频序列计数器，最高位为片地址采用两片地址，写地址深度32，地址位宽5位；读端口数据位宽8bit，为交换系统输出的交换视频数据，读地址深度512，地址位宽9位,最高位为片地址，低位为交换输出视频的源通道地址；

所述数据交换单元模块交换存储RAM端口写操作步骤为：帧同步头对视频数据信号计数器进行清零，否则执行递增计数，片地址加1，根据视频同步信号并置以及片地址对帧序列的1至16个时隙的数据顺序写入交换存储RAM，其他字段R1、R2、R3、key字节通过使能控制不写入，单位位宽128位，其中低位为第一链路视频数据，高位为第十六链路视频数据；

所述数据交换单元模块交换存储RAM端口读操作：根据路由控制模块分离出的源通道信息和目的通道信息，根据写入地址空间和片地址进行视频数据读出；并在输出端对信号进行帧同步处理，增加帧头字节；

完成单通道16路视频的交换输出功能，通过并串转换完成单通道的交换输出工作。