[发明专利]占空为1比1的数据码钟速率转换电路

说明书

技术领域

本发明涉及一种航天测控领域对测控、数传数据进行实时3/4卷积编码时码钟处理的电路。

背景技术

空间数据系统咨询委员会(CCSDS)开发的空间数据系统标准，建立了新的空间数据系统体制,以标准化的方式进行数据交换与处理,以更为经济有效的方式满足不同航天器和不同类型用户的业务需要,并为有效地进行交互支持、国际合作与交流提供了保证。在航天任务中采用CCSDS已经在民用航天任务中得到广泛应用,然而对其是否也同时适用于航天任务,仍存在着许多的疑虑和争论。深空通信中面临的问题之一是如何在低信噪比信道环境下可靠地传递信息。CCSDS开发的空间数据系统标准建议书建立了新的空间数据系统体制,以标准化的方式进行数据交换与处理。CCSDS遥测信道编码建议书在保留原编码方案的前提下加入了卷积编码，并维持了与CCSDS封装遥测建议书的兼容性。在涉及航天测控领域的CCSDS标准的3/4卷积编码时编码器中，CCSDS定义了穿孔的3/4卷积编码标准，根据该编码标准定义，在对连续数据编码后，由于3/4卷积编码有数据穿孔处理，即按1/3的比例抽取按(2，1，7)卷积编码后数据进行舍弃。把二进制码按一定的规律编排,使每组代码具有一定编码的含义(代表某个数或控制信号)，即把一个特定的信息用一个二进制数码来表示称为编码。能实现编码的电路称为编码器。3/4卷积编码后数据速率为输入编码数据的4/3。由于编码器后端可能会要求对数据进行半个码元宽度移动处理，如SQPSK的调制方式实现，因此要求编码后生成的4/3码钟必须为占空比为1:1。现有技术处理码钟变换时往往采用锁相环路进行处理。锁相环路处理的不足之处是电路复杂，硬件资源占用较多，如果设计不合理还会引起输出信号相位噪声恶化。

发明内容

本发明的目的是针对上述现有技术存在的的缺陷，提供一种简单可靠、耗费硬件资源小，能够保持生成码钟占空比1:1和适应CCSDS标准3/4卷积分编码器，占空为1比1的数据码钟速率转换电路。

本发明解决其技术问题所采用的技术方案是：一种占空为1比1的4/3倍码钟速率转换电路，包括设置在现场可编程门阵列FPGA中的DDS、1/4分频器、占空为1比2的1/3分频器、非门电路与或门电路，其特征在于，在FPGA中，码钟参数和系统时钟通过直接数字式频率合成器DDS产生占空比为1比1的4倍信息码钟，4倍信息码钟分两路并行输入，一路通过1/4分频器产生信息码钟，另一路4倍信息码钟分两路，一路经第一1/3分频器生成占空比为1比2的第一个4/3倍信息码钟，另一路经非门电路反相后，再通过与非门电路串联的第二1/3分频器生成第二个占空比为1比2的4/3倍信息码钟，两路占空比为1:2的4/3倍信息码钟并行输入或门电路，将这两个占空比为1:2的4/3倍信息码钟合成为一路占空比为1:1的4/3倍信息码钟。

本发明的有益效果是：

简单可靠。本发明使用DDS直接生4倍信息码钟，利用DDS产成4倍信息码钟，用简单的基于计数器原理的4分频电路生成信息码钟，同时用非门电路、或门电路以及两个简单的基于计数器原理的3分频电路生成占空比为1:1的4/3倍信息码钟。电路简单、耗费硬件资源小。仅用一个FPGA解决了编码后生成的4/3码钟必须为占空比为1:1的问题。所有电路都在FPGA中实现，简化了对外接口，不需要复杂电路，实现方法比较简单，保持生成码钟占空比保持1:1(实现SQPSK调制必须)。

能够保持生成码钟占空比1:1。本发明为保证生成占空比1:1的4/3倍信息码钟，巧妙使用两个生成占空比为1:2的3倍分频电路分别对两个相互反相的4倍信息码钟进行分频，通过或门电路将两个占空比为1:2的3倍分频码钟合成一路，形成最后的占空比为1:1的4/3倍码钟，保持生成4/3倍码钟不改变相噪特性。保证了不耗费过多的硬件资源又能确保输出码钟为4/3输入码钟。并且生成码钟能保持与编码前码钟相同量级的相位噪声，提高了可靠性，降低了成本，具有较大的实用性。

本发明提出一种简单易实现的4/3码钟速率转换电路，确保输出占空比为1:1，而且由于该电路只涉及分频电路，因而不会导致输出信号相位噪声恶化。并且在码钟速率变换过程中只涉及下变频电路不会导致码钟相噪恶化。实现简单、资源占用较少，能够满足航天测控领域对数据处理的实时要求。非常适应CCSDS标准的3/4卷积编码器的数据码钟速率转换。

附图说明

下面结合附图和实施实例对本发明进一步说明。

图1是本发明的占空为1比1的4/3倍码钟速率转换电路示意图。