[发明专利]半导体器件以及半导体器件的操作方法

权利要求书

1.一种半导体器件，包括：

模拟-数字转换电路，

其中，所述模拟-数字转换电路包括：

延迟单元阵列，所述延迟单元阵列包含串联耦合的n个延迟单元，所述延迟单元阵列接收基准时钟信号，并且利用模拟输入信号作为每一级中的延迟单元的电源电压，n是2以上的自然数；和

编码器，所述编码器对所述延迟单元阵列的每一级中的延迟单元的输出信号进行编码，

其中，所述n个延迟单元包括对于每个延迟单元加权的延迟量，并且

其中，所述编码器通过与延迟单元级的级数相对应地加权，来对所述延迟单元阵列的每一级中的延迟单元的输出信号进行编码，

其中，所述延迟单元阵列的第一级延迟单元响应于对延迟量进行调整的延迟量控制信号，来增加或减少所述第一级延迟单元的延迟量，并且

其中，所述编码器响应于所述延迟量控制信号，对于n个延迟单元中的每个，来改变与延迟单元级的级数相对应的加权。

2.根据权利要求1所述的半导体器件，

其中，所述编码器包括：

锁存阵列，所述锁存阵列包括n个触发器，以响应公共延迟时钟信号来锁存n个延迟单元输出信号；和

锁存信号编码器，所述锁存信号编码器通过与延迟单元级的级数相对应地加权，来对所述锁存阵列的每一级中的触发器的锁存信号进行编码。

3.根据权利要求2所述的半导体器件，

其中，所述锁存信号编码器包括：

加权编码器，所述加权编码器输出通过与延迟单元级的级数相对应地加权来进行编码后的、所述锁存阵列的每一级中的所述触发器的锁存信号；和

二进制转换编码器，所述二进制转换编码器用于执行编码后的信号的二进制转换。

4.根据权利要求2所述的半导体器件，

其中，能够改变所述延迟时钟信号的输出时刻，并且

其中，所述锁存信号编码器响应于所述延迟时钟信号的输出时刻的改变，对于n个延迟单元中的每个，来改变与延迟单元级的级数相对应的加权。

5.根据权利要求4所述的半导体器件，

其中，所述编码器进一步包括输出所述延迟时钟信号的延迟电路，

其中，所述延迟电路响应于对所述延迟时钟信号的输出时刻进行调整的的基准电压电路延迟量控制信号，来加速或延迟所述延迟时钟信号的输出时刻，并且

其中，所述锁存信号编码器响应于所述基准电压电路延迟量控制信号，对于n个延迟单元中的每个，来改变与延迟单元级的级数相对应的加权。

6.根据权利要求4所述的半导体器件，

其中，所述编码器进一步包括：

延迟电路，所述延迟电路输出延迟时钟信号；和

电源电压控制电路，所述电源电压控制电路将用于对所述延迟时钟信号的所述输出时刻进行调整的基准电压，输出作为所述延迟电路的电源电压，

其中，所述锁存信号编码器响应于与所述基准电压的大小相对应的基准电压通知信号，对于n个延迟单元中的每个，来改变与延迟单元级的级数相对应的加权。

7.根据权利要求1所述的半导体器件，进一步包括：

模拟接收器单元，所述模拟接收器单元用于对在天线处接收到的无线信号进行处理，并且输出模拟接收信号；和

解调器，

其中，所述模拟-数字转换电路利用所述模拟接收信号来作为模拟输入信号，并且输出数字输出信号，并且

其中，所述解调器解调所述数字输出信号。

8.根据权利要求1所述的半导体器件，其中，

所述n个延迟单元中的至少一部分延迟单元具有对于所述n个延迟单元中的该部分延迟单元中的每个延迟单元加权的不同的延迟量。