[发明专利]减少存储单元临界电压偏移的方法有效
| 申请号： | 201410238587.X | 申请日： | 2014-05-30 |
| 公开（公告）号： | CN105161463B | 公开（公告）日： | 2018-04-03 |
| 发明（设计）人： | 李沐霖;薛晴云;郭信利;廖修汉;蔡耀庭;洪文 | 申请（专利权）人： | 华邦电子股份有限公司 |
| 主分类号： | H01L21/8239 | 分类号： | H01L21/8239 |
| 代理公司： | 隆天知识产权代理有限公司72003 | 代理人： | 王芝艳,邹宗亮 |
| 地址： | 中国台湾台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 减少 存储 单元 临界 电压 偏移 方法 | ||
1.一种减少存储单元临界电压偏移的方法，其特征在于：所述方法包括：
在基板上的多个栅极结构表面覆盖氧化物衬层；
在所述基板上形成覆盖所述氧化物衬层与所述多个栅极结构的第一氮化硅层；
去除所述基板表面的所述第一氮化硅层；
进行第一离子注入步骤；
完全去除所述第一氮化硅层；
在所述基板上形成覆盖所述氧化物衬层与所述多个栅极结构的第二氮化硅层；
在所述基板上形成覆盖所述第二氮化硅层的第一氧化硅层；
回蚀刻所述第一氧化硅层，以形成多个氧化硅间隔壁；
进行第二离子注入步骤；
完全去除所述多个氧化硅间隔壁；以及
在所述基板上形成覆盖所述第二氮化硅层的第二氧化硅层。
2.根据权利要求1所述的减少存储单元临界电压偏移的方法，其特征在于：在所述基板上形成所述第一氮化硅层之前还包括：减薄所述氧化物衬层的厚度，以增加所述多个栅极结构之间的空间。
3.根据权利要求1所述的减少存储单元临界电压偏移的方法，其特征在于：在所述基板上形成所述第一氮化硅层之前还包括：回蚀刻所述氧化物衬层，以于所述多个栅极结构的侧面形成氧化物间隔壁。
4.根据权利要求1所述的减少存储单元临界电压偏移的方法，其特征在于：所述氧化物衬层包括高温氧化物。
5.根据权利要求1所述的减少存储单元临界电压偏移的方法，其特征在于：所述第一离子注入步骤为通道注入。
6.根据权利要求1所述的减少存储单元临界电压偏移的方法，其特征在于：所述第二离子注入步骤为源极与漏极注入。
7.根据权利要求1所述的减少存储单元临界电压偏移的方法，其特征在于：所述第一氧化硅层和所述第二氧化硅层为四乙氧基硅烷制备的氧化物。
8.根据权利要求1所述的减少存储单元临界电压偏移的方法，其特征在于：所述第二氧化硅层的厚度小于所述第一氧化硅层的厚度。
9.根据权利要求1所述的减少存储单元临界电压偏移的方法，其特征在于：在所述基板上形成所述第二氧化硅层之后，还包括：
在所述基板上形成牺牲层覆盖所述第二氧化硅层；
定义所述牺牲层以形成露出位于所述多个栅极结构上方的所述第二氧化硅层的多个开口；
于所述多个开口中填入介电材料；以及
去除所述牺牲层。
10.根据权利要求9所述的减少存储单元临界电压偏移的方法，其特征在于：所述牺牲层包括多晶硅层。
11.根据权利要求9所述的减少存储单元临界电压偏移的方法，其特征在于：去除所述牺牲层的方法包括反应性离子蚀刻。
12.根据权利要求9所述的减少存储单元临界电压偏移的方法，其特征在于：所述介电材料包括硼硅酸玻璃或氧化硅。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华邦电子股份有限公司，未经华邦电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201410238587.X/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
