[发明专利]显示驱动电路、阵列基板及触摸显示装置

权利要求书

1.一种显示驱动电路，其特征在于，包括：触控信号端、第一时钟端、第二时钟端、电源端、驱动信号使能端、驱动电极信号端、公共电极信号端及多个级联的子电路，每个子电路包括：逻辑单元，驱动单元和传输单元，所述逻辑单元连接所述触控信号端、第一时钟端、第二时钟端、电源端、驱动信号使能端及所述驱动单元，所述驱动单元连接所述传输单元，所述传输单元连接驱动电极信号端和公共电极信号端；

所述触控信号端用于输入触控信号，所述第一时钟端用于输入第一时钟信号，所述第二时钟端用于输入第二时钟信号，所述电源端用于输入电源信号，所述驱动信号使能端用于输入驱动使能信号，所述驱动电极信号端用于输入驱动电极信号，所述公共电极信号端用于输入公共电极信号；

每级子电路的逻辑单元依次连接，所述逻辑单元在所述触控信号端、第一时钟端、第二时钟端的控制下用于控制是否选通本级子电路，选通时，控制该级子电路连接的公共电极的工作时间段为触摸时段，并将所述驱动使能信号传输至所述驱动单元；未选通时，该级子电路连接的公共电极的工作时间段为显示时段，并将与所述电源信号传输至所述驱动单元；

所述驱动单元用于驱动所述逻辑单元传输过来的信号，以减小信号传输过程中产生的延时，并将驱动后的信号传输至所述传输单元；

所述传输单元用于根据所述驱动后的信号输出驱动电极信号或公共电极信号，若驱动后的信号为驱动使能信号，则输出驱动电极信号，否则输出公共电极信号。

2.如权利要求1所述的显示驱动电路，其特征在于，所述逻辑单元包括：锁存单元、第一传输门、第二传输门、第一薄膜晶体管、第二薄膜晶体管、第一反相器和第二反相器；

对于奇数级子电路的逻辑单元，所述第一时钟端连接所述本级子电路的锁存单元的第一输入端，所述第二时钟端连接本级子电路的所述第一传输门的输入端，对于偶数级的子电路的逻辑单元，所述第二时钟端连接本级子电路的锁存单元的第一输入端，所述第一时钟端连接本级子电路的第一传输门的输入端；所述触控信号端连接第一级子电路的锁存单元的第二输入端，所述触控信号经过本级子电路的锁存单元锁存后依次传输至下一级子电路的锁存单元的第二输入端；

对于每个子电路的逻辑单元，所述锁存单元的输出端连接所述第一反相器的输入端和第一传输门的第一控制端，所述第一反相器的输出端连接所述第一传输门的第二控制端，所述第一传输门的输出端连接所述第二反相器的输入端和第二传输门的第一控制端，第二反相器的输出端连接所述第二传输门的第二控制端，所述驱动信号使能端连接所述第二传输门的输入端，第二传输门的输出端连接所述驱动单元；所述第一薄膜晶体管的栅极连接所述第一反相器的输出端，源极连接所述第一传输门的输出端，漏极连接所述电源端，所述第二薄膜晶体管的栅极连接所述第二反相器的输出端，源极连接所述第二传输门的输出端，漏极连接所述电源端；

所述锁存单元用于在与其第一输入端连接的时钟端控制下锁存所述触控信号，所述第一薄膜晶体管用于将所述第一传输门的输出端拉至所述电源信号；所述第二薄膜晶体管用于将所述第二传输门的输出端拉至所述电源信号，并将所述电源信号输出至所述驱动单元。

所述锁存单元还用于在与其第一输入端连接的时钟端控制下将锁存后的触控信号传输至所述第一传输门的第一控制端，将锁存后的触控信号经第一反相器传输至第一传输门的第二控制端，以打开所述第一传输门，所述第一传输门用于将与其连接的时钟信号传输至所述第二传输门的第一控制端，并经过所述第二反相器传输至所述第二传输门的第二控制端，以打开所述第二传输门，所述驱动使能信号经过所述第二传输门传输至所述驱动单元；

所述第一时钟信号和第二时钟信号的电平相反。

3.如权利要求2所述的显示驱动电路，其特征在于，所述驱动单元包括：至少两个串联的反相器组成的反相器组，所述反相器组的第一个反相器连接所述第二传输门的输出端，所述反相器组用于驱动所述逻辑单元传输过来的信号，以减小传输信号的延时，所述反相器组中反相器个数为偶数个。