[发明专利]一种半导体器件及其制造方法和电子装置

说明书

技术领域

本发明涉及半导体制造工艺，尤其涉及一种半导体器件及其制造方法和电子装置。

背景技术

存储器用于存储大量数字信息，最近据调查显示，在世界范围内，存储器芯片大约占了半导体交易的30％，多年来，工艺技术的进步和市场需求催生越来越多高密度的各种类型存储器，如RAM(随机存储器)、SRAM(静态随机存储器)、DRAM(动态随机存储器)和FRAM(铁电存储器)等。随机存储器，例如DRAM与SRAM在使用过程中存在掉电后存储数据丢失的问题。为了克服这个问题，人们已经设计并开发了多种非易失性存储器。最近，基于浮置栅极概念的闪存，由于其具有小的单元尺寸和良好的工作性能已成为最通用的非易失性存储器。

非易失性存储器主要包括两种基本结构：栅极叠层(stack gate)结构和分离栅极式(split gate)结构。

现有技术将分离栅极式快闪存储器嵌入到SRAM与逻辑晶体管的外围电路中，以在将分离栅极式快闪存储器、SRAM和逻辑晶体管集成在一个电路中，形成嵌入分离栅极式快闪存储器(embedded split-gate)。在嵌入分离式闪存的制作工艺中，闪存字线多晶硅层比逻辑晶体管和SRAM的多晶硅层高。硬掩膜层沉积形成在逻辑晶体管和SRAM上作为保护层用于阻止化学机械研磨工艺处理逻辑晶体管和SRAM的多晶硅层。由于浅沟槽隔离结构和有源区之间存在有阶梯高度，在硬掩膜层的表面形成有一些凹陷，在执行多晶硅化学机械研磨工艺之后在硬掩膜层上将残留多晶硅，如图1A所示。采用湿法刻蚀去除所述硬掩膜层时，所述多晶硅将落到闪存多晶硅层上。在闪存单元区域中这些额外的多晶硅将影响闪存器件的性能。

因此，需要一种新制作嵌入式闪存栅极的方法，以解决现有技术中存在的问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了解决现有技术中存在的问题，本发明提出了一种半导体器件的制作方法，包括：提供半导体衬底，所述半导体衬底具有闪存单元区域、SRAM区域和/或逻辑电路区域；在所述闪存单元区域中的所述半导体衬底上依次形成有栅极氧化层、浮置栅极、介电层、控制栅极和硬掩膜层；在所述半导体衬底上沉积第一栅极材料层；在所述第一栅极材料层上形成第一硬掩膜层和第二硬掩膜层；在定义出闪存区域的光罩的帮助下，去除所述闪存单元区域中的所述第二硬掩膜层；在所述半导体衬底上形成第二栅极材料层；执行平坦化工艺，以露出所述闪存单元区域中的所述第一硬掩膜层；去除所述闪存单元区域中的所述第一硬掩膜层；执行平坦化工艺，以使所述闪存单元区域中的所述控制栅极和所述第一栅极材料层之间形成阶梯高度；刻蚀去除所述闪存单元区域中部分的所述第一栅极材料层以及所述SRAM区域和/或逻辑电路区域中部分的所述第二硬掩膜层；去除所述SRAM区域和/或所述逻辑电路区域中所述第二硬掩膜层和所述第一硬掩膜层。

示例性地，所述第一硬掩膜层为氧化物，所述第二硬掩膜层为氮化物。

示例性地，所述氮化物层的材料为氮化硅，所述氧化物层的材料为PEOX或者HTO。

示例性地，在定义出闪存区域的光罩的帮助下，采用湿法刻蚀去除所述闪存单元区域中的所述氮化物层。

示例性地，采用湿法刻蚀去除所述闪存单元区域中的所述氧化物层。

示例性地，采用湿法刻蚀去除所述SRAM区域和/或逻辑电路区域中所述氮化物层和所述氧化物层。

示例性地，所述湿法刻蚀采用磷酸和氢氟酸或者磷酸和BOE。

本发明还提出了一种采用所述的方法制造的半导体器件。

本发明还提出了一种电子装置，所述电子装置包括所述半导体器件。

综上所述，根据本发明的制作方法完全去除多晶硅平坦化工艺产生的残留在逻辑电路区域和/或SRAM区域中的多晶硅，由氧化物层和氮化硅层组成的硬掩膜层用于保护逻辑电路区域和/或SRAM区域中的多晶硅层。在硬掩膜层被完全去除之后，完成了闪存单元区域字线多晶硅层厚度的定义。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，

图1A为根据一种制作嵌入分离栅极式闪存器件结构的相关步骤所获得的剖面结构示意图；

图1B为根据现有技术一种制作嵌入分离栅极式闪存器件结构的工艺流程图；