[发明专利]输入缓冲器

权利要求书

1.一种输入缓冲器，包括：

一第一驱动电路，用以接收一第一输入信号，以产生一输出信号；

一第二驱动电路，用以驱动该输出信号；该第二驱动电路包括：

一第一晶体管，具有一源极，一栅极和一漏极；和

一第二晶体管，具有一源极，一栅极和一漏极；

一上拉电路，用以选择性地控制该第二驱动电路的该第一晶体管的该栅极，以根据该第一输入信号和一第二输入信号以上拉该输出信号；以及

一下拉电路，用以选择性地控制该第二驱动电路的该第二晶体管的该栅极，以根据该第一输入信号和该第二输入信号以下拉该输出信号；

其中，所述上拉电路和所述下拉电路中的每一个包括：

一第一晶体管，具有一源极，一栅极和一漏极，其中该源极电性连接至一参考电压，该栅极电性连接至该第二输入信号，而该漏极电性连接至该第二驱动电路；以及

一第二晶体管，具有一源极，一栅极和一漏极，其中该第二晶体管的该漏极电性连接至该第一输入信号，该第二晶体管的该栅极电性连接至该第二输入信号，而该第二晶体管的该源极电性连接至该第一晶体管的该漏极；

其中当该上拉电路控制该第二驱动电路以上拉该输出信号时，该下拉电路不会控制该第二驱动电路以下拉该输出信号，而当该下拉电路控制该第二驱动电路以下拉该输出信号时，该上拉电路不会控制该第二驱动电路以上拉该输出信号。

2.根据权利要求1所述的输入缓冲器，其中该第一驱动电路包括：

一第一晶体管，具有一源极，一栅极和一漏极，其中该源极电性连接至一第一参考电压，该栅极电性连接至该第一输入信号，而该漏极电性连接至该输出信号；以及

一第二晶体管，具有一源极，一栅极和一漏极，其中该第二晶体管的该漏极电性连接至该输出信号，该第二晶体管的该栅极电性连接至该第一输入信号，而该第二晶体管的该源极电性连接至一第二参考电压。

3.根据权利要求2所述的输入缓冲器，其中该第一晶体管为一P型晶体管，而该第二晶体管为一N型晶体管。

4.根据权利要求1所述的输入缓冲器，其中该第二驱动电路的该第一晶体管的该源极电性连接至一第一参考电压，该栅极电性连接至该上拉电路，而该漏极电性连接至该输出信号；且其中该第二晶体管的该漏极电性连接至该输出信号，该第二晶体管的栅极电性连接至该下拉电路，而该第二晶体管的该源极电性连接至一第二参考电压。

5.根据权利要求4所述的输入缓冲器，其中该第一晶体管为一P型晶体管，而该第二晶体管为一N型晶体管。

6.根据权利要求1所述的输入缓冲器，其中该第一晶体管为一P型晶体管，而该第二晶体管为一N型晶体管。

7.根据权利要求1所述的输入缓冲器，还包括：

一控制晶体管，具有一源极，一栅极和一漏极，其中该源极电性连接至该第一驱动电路，该栅极电性连接至一控制信号，而该漏极电性连接至一参考电压。