[发明专利]薄型化芯片的封装结构及其制造方法

说明书

技术领域

本发明有关一种封装结构及其制造方法，特别关于一种薄型化芯片的封装结构及其制造方法。

背景技术

芯片的封装结构目的，除了在于能使芯片容易与电路板连接外，还能保护芯片不会被外力所破坏，以及避免水气或灰尘等影响到得芯片的效能；另外，有些封装结构能提供芯片较佳的散热路径。

随着时代的演进，芯片上的电子元件越来越密集，封装结构也越来越复杂。此外，在现今随身电子装置、穿戴式电子装置盛行的趋势下，芯片及芯片的封装结构也有小型化的趋势。然而，但若将芯片的厚度减小(即薄型化)，现有的封装结构却难以对薄型化的芯片进行封装。这是因为薄型化的芯片的结构强度明显不足，芯片容易在封装过程破裂。

举例而言，在芯片封装的过程中，有一步骤是使用封装胶体来包倒晶芯片。在此步骤中，胶体在注模时会压迫芯片，而芯片往往无法承受而破裂。此外，胶体注模后通常会经过一加热程序，以使胶体加速固化；然而，基板或胶体在热膨冷缩时会挤压芯片，易使芯片损坏。

有鉴于此，如何改善至少一种上述缺失，乃为此业界待解决的问题。

发明内容

本发明的一目的在于提供一种薄型化芯片的封装结构及其制造方法，其解决的技术问题至少为：使薄型化芯片在封装的过程中不易受到破坏。

为达上述目的，本发明揭示的薄型化芯片的封装结构包含一基板、一薄型化芯片、一强化层及一密封胶体。薄型化芯片设置于基板上且与基板电性连接；强化层设置于该薄型化芯片上；密封胶体形成于基板上且包覆薄型化芯片及强化层。强化层承受形成密封胶体的压力或应力，以保护薄型化芯片。

为达上述目的，本发明所揭示的薄型化芯片的封装结构的制造方法包含：提供一基板；设置一薄型化芯片于该基板上，且电性连接该薄型化芯片与该基板；设置一强化层于该薄型化芯片上；以及形成一密封胶体于该基板上，且使该密封胶体包覆该薄型化芯片及该强化层。其中强化层承受形成该密封胶体的压力或应力，以保护该薄型化芯片。

为让上述目的、技术特征及优点能更明显易懂，下文以较佳的实施例配合所附图示进行详细说明。

附图说明

图1为根据本发明的第一实施例的封装结构的侧视图；

图2A为根据本发明的第二实施例的封装结构的侧视图；

图2B为根据本发明的第二实施例的封装结构的俯视图；

图2C为根据本发明的第二实施例的封装结构的另一俯视图；

图3A为根据本发明的第三实施例的封装结构的侧视图；

图3B为根据本发明的第三实施例的封装结构的俯视图；

图4A为根据本发明的第四实施例的封装结构的侧视图；

图4B为根据本发明的第四实施例的封装结构的侧视图；

图5A为根据本发明的第五实施例的封装结构的制造方法的步骤示意图；

图5B为根据本发明的第五实施例的封装结构的制造方法的步骤示意图；

图5C为根据本发明的第五实施例的封装结构的制造方法的步骤示意图；

图5D为根据本发明的第五实施例的封装结构的制造方法的步骤示意图；

图5E为根据本发明的第五实施例的封装结构的制造方法的步骤示意图。

具体实施方式

首先请参考图1，其为根据本发明的第一实施例的封装结构的侧视图。本发明提供一种薄型化芯片的封装结构，在第一实施例中，封装结构1包含：一基板110、一薄型化芯片120、一强化层130及密封胶体140。

薄型化芯片120是指厚度较小的芯片，其厚度例如可小于80微米，而较佳的是小于35微米。薄型化芯片120可设置于基板110上并与基板110电性连接，电性连接的方法可为倒晶方式或通过引线键合方式与基板110电性连接，但不以此为限。而下文即以引线121将薄型化芯片120与基板110形成电性连接为示例性说明。

强化层130可设置于薄型化芯片120上，且在本实施例中，强化层130的宽度小于薄型化芯片120；因此，强化层130设置于薄型化芯片120后，薄型化芯片120的上表面的一部分仍会露出，使位于薄型化芯片120上表面的焊垫122不会被强化层130遮蔽。如此，焊垫122能通过引线121与基板110的焊垫112形成电性连接。

密封胶体140则是形成于基板110上，且包覆薄型化芯片120及强化层130。