[发明专利]具有鳍状结构的半导体元件及其制作方法

说明书

本发明公开一种具有鳍状结构的半导体元件及其制作方法，该半导体元件包含一基底，一鳍状结构设于基底上以及一外延层设于该鳍状结构的一上表面及部分侧壁，其中外延层及该鳍状结构之间包含一锗浓度的线性梯度(linear gradient)。

技术领域

本发明涉及一种具有鳍状结构的半导体元件，尤指一种利用外延材料包覆鳍状结构的半导体元件。

背景技术

近年来，随着各种消费性电子产品不断的朝小型化发展，半导体元件设计的尺寸也不断缩小，以符合高集成度、高效能和低耗电的潮流以及产品需求。

随着场效晶体管(field effect transistors,FETs)元件尺寸持续地缩小，现有平面式(planar)场效晶体管元件的发展已面临制作工艺上的极限。为了克服制作工艺限制，以非平面(non-planar)的场效晶体管元件，例如鳍状场效晶体管(fin field effecttransistor,Fin FET)元件来取代平面晶体管元件已成为目前的主流发展趋势。由于鳍状场效晶体管元件的立体结构可增加栅极与鳍状结构的接触面积，因此，可进一步增加栅极对于载流子通道区域的控制，从而降低小尺寸元件面临的漏极引发能带降低(draininduced barrier lowering,DIBL)效应，并可以抑制短通道效应(short channel effect,SCE)。再者，由于鳍状场效晶体管元件在同样的栅极长度下会具有更宽的通道宽度，因而可获得加倍的漏极驱动电流。甚而，晶体管元件的临界电压(threshold voltage)也可通过调整栅极的功函数而加以调控。

然而，在现有的鳍状场效晶体管元件制作工艺中，利用硅锗外延来对源极/漏极区域施加应力并提升载流子迁移率(carrier mobility)已达到一瓶颈，因此如何改良现有鳍状场效晶体管架构以提升通道区域的载流子迁移率即为现今一重要课题。

发明内容

为解决上述问题，本发明优选实施例是公开一种制作具有鳍状结构的半 导体元件的方法。首先形成一鳍状结构于一基底上，然后形成一第一介电层于基底及鳍状结构上。接着沉积一第二介电层于第一介电层上、回蚀刻部分第二介电层、去除部分第一介电层以暴露出鳍状结构的一顶表面及部分侧壁、形成一外延层并覆盖所暴露的鳍状结构的顶表面及部分侧壁以及去除部分第二介电层。

本发明另一实施例公开一种具有鳍状结构的半导体元件，包含一基底，一鳍状结构设于基底上以及一外延层设于该鳍状结构的一上表面及部分侧壁，其中外延层及该鳍状结构之间包含一锗浓度的线性梯度(linear gradient)。

附图说明

图1至图7是根据本发明优选实施例制作具有鳍状结构的半导体装置的方法示意图。

主要元件符号说明

12 基底 14 鳍状结构

16 第一介电层 18 第二介电层

20 外延层

具体实施方式

为详细揭示本发明的技术实质，下面结合附图举实施例详细说明。图1至图7是根据本发明的一优选实施例所绘示的半导体装置的制作方法示意图。如图1所示，首先提供一基底12，例如一硅基底或硅覆绝缘(silicon on insulator,SOI)基板，然后形成至少一鳍状结构14于基底12上。在本实施例中，鳍状结构14虽以三根为例，但其数量并不以此为限，可依据产品需求进行调整，例如可形成一根或一根以上的鳍状结构14于基底12上。