[发明专利]数字电源闸控的集成电路及方法

说明书

技术领域

本发明涉及一种电源闸控，特别涉及一种数字化地控制一电路的一闸控供给电压，该电路包括快速且平缓地调降供给电压，调降的供给电压足以使该电路维持本身的状态并减少漏电流，并在恢复操作下，快速且平缓地增加供给电压。

背景技术

互补式MOS(COMS)电路消耗较少的功率，并且相较于其它型式的集成电路更为密集，故CMOS技术变成数字电路中主要的类型。CMOS电路具有N型通道的装置(NMOS)与P型通道的装置(PMOS)的组合或是多个晶体管，根据设计、尺寸、材料及制程的不同，每一晶体管的栅极与源极间具有一相对应的临界电压。集成电路的设计及制造技术减少了操作电压及装置尺寸。当装置尺寸及电压电平减少时，每一装置的通道长度及氧化层厚度都会被减少。制造过程中，若改变栅极材料时，可降低临界电压，但却会增加漏电流。漏电流是指当栅极与源极间的电压小于CMOS装置的临界电压时，漏极与源极间的流动电流。在已知的动态环境架构中，漏电流造成总功率损耗的15％～30％。

在特定的时间周期中和/或在特定的情况下，CMOS电路或CMOS电路的局部电路可能不需正常工作，因而被闲置。由于流动的漏电流消耗宝贵的功率，因此，若维持全电源予闲置的电路实在是浪费且没有效率。对于CMOS技术而言，藉由减少CMOS装置的基极(bulk)电压或是基体(body)连接的电压，可减少漏电流。然而对于目前的40nm及28nm的CMOS技术而言，已知的方法无法有效地减少漏电流。

发明内容

本发明提供一集成电路，其包括一整合供给总线、一闸控供给总线以及一数字电源闸系统。数字电源闸系统包括闸控装置与一电源闸控系统。每一闸控装置具有一电流端对以及一控制端。每一电流端对耦接于整合供给总线、闸控供给总线之间。电源闸控系统控制一数字控制数值。数字控制数值控制闸控装置。电源闸控系统根据一恢复指示，连续性地调整数位控制数值，用以将闸控供给总线的电压从一降低电压电平提升至一正常操作电压电平。

降低电压电平可能为一状态保留电压电平，其可在维持一功能电路的一数字状态时，减少漏电流。功能电路接收闸控供给总线的电压。在另一实施例中，当电源闸控系统在全电源闸控操作下，初始化数字控制数值，用以关闭闸控装置时，降低电压电平能约略等于零。

电源闸控系统可能包括一数字调整器。数字调整器整合一数字调整数值与数字控制数值，用以在多个连续调整周期中，调整数位控制数值，用以增加闸控供给总线的电压。数字调整器可能增加数字调整数值，用以维持一固定增益。数字调整数值可能为数字控制数值的一位移结果。数字调整数能根据一编程数值，从数字控制数值的多个位移结果中所选择出来的。

电源闸控系统可能还包括一增益选择逻辑。增益选择逻辑从数字控制数值的多个不同位移结果中选择一个作为数字调整数值。当闸控供给总线的电压达至少一预设电压电平时，增益选择逻辑从数字控制数值的多个不同位移结果中选择另一个作为数字调整数值，用以调整增益。在另一实例中，当数字控制数值等于至少一预设数值时，增益选择逻辑从数字控制数值的多个不同位移结果中选择另一个作为数字调整数值，用以调整增益。

电源闸控系统可能还包括一时钟产生器。时钟产生器产生一时钟信号，用以控制连续调整周期。时钟信号的周期取决于一时间控制数值。时间控制数值由一时间解码器所提供。时间解码器提供一固定的时间控制数值，使得时钟信号具有一固定的周期。时间解码器根据数字控制数值的目前数值，从多个不同的时间控制数值中选择一个作为时间控制数值。当闸控供给总线的电压达至少一预设电压电平时，时间解码器从多个不同的时间控制数值中选择一个作为时间控制数值。时间解码器可能将数字控制数值转换成一初始时间控制数值，并在调整数位控制数值时，调整时间控制数值一次，用以增加闸控供给总线的电压。当闸控供给总线的电压增加时，时钟信号的周期可能也会增加。

电源闸控系统可能还包括一时钟选择逻辑，根据至少一编程数值，从多个不同固定时钟周期中，选择一个作为时钟信号的周期。

本发明提供一种恢复方法，用以在电源闸控下，增加一功能方块的一供给电压，包括：提供一数字控制数值，用以控制多个电流装置，电流装置耦接在一非闸控供给总线与一闸控供给总线之间；触发数字控制数值，使得闸控供给总线的电压在一降低电压电平时，与非闸控供给总线的电压有关。根据一恢复指示，藉由周期性地调整数位控制数值的大小，执行一恢复操作，直到闸控供给总线的电压增加至一正常操作电压电平。