[发明专利]多芯片层叠封装方法

说明书

技术领域

本发明涉及一种多芯片层叠封装结构和封装方法。

背景技术

在半导体器件的制造工艺中，将一个或多个半导体芯片安装到引线框架或基板上并以引线键合或倒装芯片（Flip chip）方式将芯片外引脚与基板相应引脚相连接，然后使用如树脂进行密封，之后用切割刀具切割封装基板从而形成具有特定功能的单个封装体。

根据不同的应用，将上述单个封装体进行组装，这样即制造出各式各样的半导体器件，该半导体器件广泛应用在微机电系统、个人计算机、移动电话、服务器等电子设备中。

但是从80年代中后期开始，电子产品外观上朝着轻、薄、小型化方向发展，性能上则多功能化方向发展。相应外观上的要求，促使半导体器件及单个封装体也需要小型化、薄型化；而高性能电子器件的市场需求对电路组装技术提出了相应的要求：（1）高密度化；（2）高速度化。

为适应对性能、高密度化、高速度化的要求，半导体产业已经从2D（二维）封装转向电连接更短的3D（三维）封装，从而越来越多的3D堆叠封装形式如雨后春笋般涌现，堆叠层数由原来的两层、三层发展到现在的十层以上，这种发展趋势虽然在功能上满足了封装体高密度化，高速度化的需求，但是对于技术要求也相应提高，设备昂贵，工艺能力受到极大的挑战，同时不同工序间不断重复，造成工序间停留时间的增加，其成为现在对电子产品轻、薄、小要求的关键制约因素。

目前三维堆叠封装广泛采用的方法是逐一堆叠和硅通孔（TSV，Through Silicon Vias，又叫通过硅片通道、硅穿孔）技术，封装体减薄。例如硅通孔技术，它是三维集成电路中堆叠芯片实现互连的一种新的技术解决方案。由于硅通孔技术能够使芯片在三维方向堆叠的密度最大、芯片之间的互连线最短、外形尺寸最小，然而当封装体层数比较多时，以上方法对于技术和设备要求很高，同时不同工序间停留时间比较长，造成成本提高。

发明内容

因此，本发明的目的在于提供一种多芯片层叠封装方法，降低成本，并解决工序间因为逐层堆叠造成的工序间重复作业的问题。

本发明采用以下技术方案：

一种多芯片层叠封装方法，应用于三维封装体，将位于最上面的芯片记为表层芯片，其余为中间芯片，中间芯片的制作方法包括以下步骤：

1）于晶圆的下表面布线，形成下表面布线层；

2）于下表面布线层上覆盖下表面钝化层；

3）在预定的焊盘位置蚀刻下表面钝化层直至下表面布线层，形成焊盘点位；

4）在步骤3）形成的焊盘点位制作焊盘，用以接出下表面布线层；

5）于晶圆的上表面需要减薄的厚度处制作上表面布线层；

6）于上表面布线层上覆盖上表面钝化层；

7）在预定的焊盘位置蚀刻上表面钝化层直至上表面布线层，形成焊盘点位；

8）在步骤7）形成的焊盘点位制作焊盘，用以接出上表面布线层；

9）在给定的区域从下表面制作盲孔直至上表面布线层；

10）在盲孔内制作电连接结构，以连接上表面布线层与下表面布线层；

11）在上表面钝化层上生长硅；

12）对生长硅后的晶圆进行切割，研磨，分离生成单颗晶片；

13）在单颗晶片上匹配焊盘制作凸点，形成中间芯片。

将表层芯片、中间芯片和基板通过凸点连接后进行封装。

上述多芯片层叠封装方法，具体地，在盲孔内制作电连接结构的方法是使用表面溅射工艺在盲孔的表面溅镀导电层，生成导电层。

优选地，生成导电层后余下的内孔内进行封装料的填充。

优选地，当芯片间或者芯片与基板间的焊盘分布无法匹配时，按照相对位于下面的芯片的焊盘分布对上面的芯片利用重新布线技术进行重新布线。

在一些实施例中，凸点连接采用回流焊进行焊接。

优选地，焊盘匹配凸点采用回流焊焊接在焊盘上形成凸点。

具体地，对生长硅后的晶圆进行切割时，从硅所在的面切割，并割穿硅所在侧钝化层，然后进行研磨。

依据本发明，区别于用TSV（硅直通孔）工艺连接芯片的3D（三维）堆叠方法中前通孔（Via First，又叫先通孔）方法和后通孔（Via Last）方法直接开通孔的方法，在制程中开盲孔，从而能够综合前通孔方法和后通孔方法的优点，分割成单体前，芯片的主体结构基本成型，减少了工序间的重复作业，降低了成本，并提高了效率。且堆叠时通过匹配焊接成型，效率也比较高。

附图说明

图1为依据本发明的一种研磨前底层芯片。

图2为依据本发明的一种两层芯片堆叠刨面示意图。