[发明专利]一种提高浅沟槽隔离介电质薄膜填充能力的方法

说明书

技术领域

本发明涉及半导体制造领域，具体涉及半导体制造中浅沟槽隔离介电质薄膜填充能力提高的整合流程，更具体地说，本发明涉及一种提高浅沟槽隔离介电质薄膜填充能力的方法。

背景技术

浅沟槽隔离(Shallow Trench Isolation，STI)技术是集成电路制造中普遍采用一种隔离方法，用于氧化硅填充浅沟槽来隔离不同的半导体器件，避免产生漏电流及短路现象。随着芯片制造技术向尺寸更小的新工艺技术节点迈进，浅沟槽的宽度不断减小，但浅沟槽的高度不能成比例的降低，导致浅沟槽的深宽比随着新工艺技术节点增加。浅沟槽深宽比的增加使得浅沟槽介电质薄膜填充(gap fill)容易产生空洞(void)或缝隙(seam)。浅沟槽介电质薄膜中的空洞或缝隙会直接导致器件性能下降甚至失效。

目前主要有两种化学沉积法用于半导体制造中浅沟槽隔离介电质薄膜制备：一种是用高密度等离子(High Density Plasma，HDP)化学气相沉积，但此方法只能对深宽比小于6：1的浅沟槽填充做到不造成空洞或缝隙；另一种方法是高深宽比工艺(High Aspect Ratio Process，HARP)可以做到最高10：1的深宽比填充，但浅沟槽需要做成V型结构，而且沟槽侧墙角度最好小过87°，这种V型结构要求在20纳米及以下技术节点鳍式场效应晶体管(Fin Field-Effect Transistor，FinFET)中将难以实现，高深宽比工艺的另一个缺陷是会在填充后的现场水汽生成退火(In-Situ Steam Generation，ISSG)过程中氧化有源区硅元素造成有源区尺寸的缩小。

为了避免介电质薄膜中空洞或缝隙的形成，一种新的制备方法是流动式化学气相沉积(Flowable CVD，FCVD)，介电质材料可以在液体形态下自由流动到需要填充的各种形状的结构中，填充形式为自底向上，而且填充结构中不会产生空洞或缝隙，填充的深宽比甚至可以做到30：1。尽管流动式化学气相沉积法具有优越的填充能力，利用流动式化学气相法在沉积浅沟槽隔离氧化物薄膜(Flowable Oxide，FOX)时遇到两个主要的技术问题：一是相比高密度等离子工艺和高深宽比工艺，利用流动式化学气相沉积法制备的薄膜湿法刻蚀速度太快，不利于在填充后的湿法刻蚀处理中控制薄膜厚度，虽然现场水汽生成退火工艺可以提高薄膜的抗刻蚀性能，退火工艺同样也会产生有源区硅氧化造成有源区尺寸缩小的问题；第二个问题是流动式化学气相沉积制备的薄膜在后续的退火工艺中会有薄膜收缩现象，大块的宽沟槽收缩量多过小块的窄沟槽，这就造成了宽沟槽和窄沟槽间的细长有源区结构向大块沟槽方向弯曲变形(如图1所示)，弯曲程度随着退火工艺的温度增加而变得越严重。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种全新的工艺流程将流动式化学气相沉积，现场水汽生成退火和高密度等离子化学气相沉积，高深宽比工艺整合在一起，为20纳米及以下技术节点浅沟槽隔离提供无空洞(void-free)和无缝隙(seam-free)的解决方案。

为了实现上述技术目的，根据本发明，提供了一种提高浅沟槽隔离介电质薄膜填充能力的方法，其包括：

第一步骤：接收预沉积薄膜硅片；

第二步骤：在硅片中刻蚀出浅沟槽隔离结构并进行预处理；

第三步骤：预填充衬底以形成预填充层；

第四步骤：在预填充衬底后利用流动式化学气相沉积法部分填充浅沟槽隔离结构以形成浅沟槽隔离氧化物薄膜；

第五步骤：沉积覆盖经过流动式化学气相沉积法部分填充之后浅沟槽隔离结构的上层薄膜；

第六步骤：执行高温退火处理以提高浅沟槽隔离氧化物薄膜和上层薄膜的抗湿法刻蚀性能和致密性。

优选地，所述提高浅沟槽隔离介电质薄膜填充能力的方法还包括：

第七步骤：对化学机械研磨法对薄膜进行平坦化处理；

第八步骤：执行湿法化学处理。

优选地，所述第四步骤、所述第五步骤和所述第六步骤被多次依次循环执行。

优选地，预填充层的厚度在2nm以上。

优选地，高温退火处理为现场水汽生成退火处理或干法快速热退火处理。

优选地，在第三步骤中利用化学气相沉积法或高深宽比工艺预填充衬底以形成预填充层。

优选地，在第五步骤中利用化学气相沉积法或高深宽比工艺沉积覆盖经过流动式化学气相沉积法部分填充之后浅沟槽隔离结构的上层薄膜。