[发明专利]具有低源极/漏极接触电阻的FinFET

说明书

本发明提供了一种集成电路结构，该集成电路结构包括半导体衬底；延伸到半导体衬底内的绝缘区，绝缘区包括第一顶面和低于第一顶面的第二顶面；位于绝缘区的第一顶面上方的半导体鳍；位于半导体鳍的顶面和侧壁上的栅叠层以及位于栅叠层的侧部的源极/漏极区。源极/漏极区包括第一部分，第一部分具有彼此基本平行的相对侧壁，第一部分低于绝缘区的第一顶面并且高于绝缘区的第二顶面；以及第二部分，位于第一部分上方，第二部分的宽度大于第一部分的宽度。本发明还提供了具有低源极/漏极接触电阻的FinFET。

技术领域

本发明一般地涉及半导体技术领域，更具体地，涉及集成电路结构及其制造方法。

背景技术

晶体管通常包括用于形成源极区和漏极区的半导体区。金属接触塞和半导体区之间的接触电阻较高。因此，在诸如硅区、锗区和硅锗区的半导体区的表面上形成金属硅化物，以减小接触电阻。接触塞形成为与硅化物区接触，且接触塞和硅化物区之间的接触电阻较低。

典型的硅化工艺包括在半导体区的表面上形成金属层，然后实施退火，使得金属层与半导体区发生反应以形成硅化物区。在发生反应之后，金属层的上部可能未反应。然后实施蚀刻步骤以去除金属层的未反应部分。然后形成与硅化物区接触的接触塞。

随着集成电路的尺寸不断减小，硅化物区以及接触塞和硅化物区之间的接触区也变得越来越小。因此，电接触件的接触电阻变得越来越高。例如，在鳍式场效应晶体管(FinFET)中，鳍非常窄，导致接触塞和鳍之间的接触区非常小。这样，FinFET的源极和漏极区的接触电阻成为越来越严重的问题。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种集成电路结构，包括：半导体衬底；绝缘区，延伸到所述半导体衬底内，其中，所述绝缘区包括第一顶面和低于所述第一顶面的第二顶面；半导体鳍，位于所述绝缘区的所述第一顶面上方；栅叠层，位于所述半导体鳍的顶面和侧壁上；以及源极/漏极区，位于所述栅叠层的侧部，其中，所述源极/漏极区包括：第一部分，具有彼此基本平行的相对侧壁，所述第一部分低于所述绝缘区的所述第一顶面并且高于所述绝缘区的所述第二顶面；以及第二部分，位于所述第一部分上方，其中，所述第二部分的宽度大于所述第一部分的宽度。

该集成电路结构进一步包括硅化物区，所述硅化物区包括：第一部分，位于所述源极/漏极区的所述第一部分的相对侧壁上；以及第二部分，位于所述源极/漏极区的所述第二部分的表面上。

在该集成电路结构中，所述硅化物区的所述第一部分的底端与所述绝缘区的所述第二顶面接触。

该集成电路结构进一步包括与所述硅化物区接触的接触塞，其中，所述接触塞延伸到所述源极/漏极区的所述第一部分和所述源极/漏极区的所述第二部分连接的水平面下方。

在该集成电路结构中，所述源极/漏极区是外延半导体区的一部分，其中，所述半导体衬底由第一半导体材料形成，并且所述外延半导体区由不同于所述第一半导体材料的第二半导体材料形成。

在该集成电路结构中，所述外延半导体区和所述半导体衬底之间的界面位于所述绝缘区的底面下方。

该集成电路结构进一步包括源极/漏极硅化物区，其中，所述源极/漏极硅化物区包括底面与所述绝缘区的底面齐平的部分。

根据本发明的另一方面，提供了一种集成电路结构，包括：半导体衬底；绝缘区，延伸到所述半导体衬底内，其中，所述绝缘区包括第一顶面；第一半导体鳍和第二半导体鳍，彼此平行并且通过所述绝缘区的第一部分彼此间隔开，其中，所述绝缘区的所述第一部分具有所述第一顶面；以及第一源极/漏极区和第二源极/漏极区，分别连接至所述第一半导体鳍和所述第二半导体鳍，其中，所述绝缘区的第二部分位于所述第一源极/漏极区和所述第二源极/漏极区之间，并且所述绝缘区的所述第二部分具有低于所述第一顶面的第二顶面。