[发明专利]一种使用简易探头进行插损测试的方法

说明书

技术领域

本发明涉及集成电路设计技术领域，具体的说是一种实用性强、使用简易探头进行插损测试的方法。

背景技术

插损（即插入损耗：insertion loss）是衡量PCB信号损耗的一个关键参数，它是由于在传输系统的某处由于元件或器件的插入而发生的负载功率的损耗，它表示为该元件或器件插入前负载上所接收到的功率与插入后同一负载上所接收到的功率以分贝为单位的比值，其在设计中的重要性可与阻抗匹配相提并论。

高损耗可以导致通道中的信号衰减、眼图闭合及抖动；而低损耗则可导致信号过冲及信号反射。近年来的经验数据显示，仅仅使用高性能材料并不能有效的降低损耗。除材料以外，影响信号损耗的因素还包括：叠层结构、铜质、温度、湿度及PCB厂商的工艺能力。这些因素不仅仅对信号质量和EMI产生不利的影响，还会直接危害我们的设计成败。所以越早掌握插损量测的能力，对我们的质量管控越为有利。根据插损的量测结果，我们还可以衡量PCB厂商的工艺能力，并对其进行质量管控。这是提高产品质量的一种重要途径。

目前进行插损的量测的方法主要有两种：SET2DIL的方式与使用矢量网络分析仪VNA的方式。

SET2DIL的实现方式为使用TEK的TDR设备配备配套的探头或GGB探头。该方法的优点在于可以使用两个端口测量四个端口信号的插损，可以节省成本。但TDR本身很容易受静电的损坏。

采用矢量网络分析仪VNA的方式，因安捷伦公司没有专门用于插损测量的探头。所以采用第三方的探头进行量测。有探针台和GGB探头两种，探针台非常昂贵，GGB探头也较贵，并且操作困难、极易损坏。但是VNA本身不宜受静电的损坏。

并且进行插损的量测，因TDR需要进行时域到频域的转换，所以使用VNA测量更准确。

基于上述两种测试方法都存在其不足之处，本专利提出的一种使用简易探头进行插损测试的方法，该方法使用VNA配备自行设计的探头进行量测，采用作差的方式消除探头及VIA的影响，这样就是先了既具有VNA的优点，又克服了GGB探头极易损坏的缺点，并且制作成本低廉。

发明内容

本发明的技术任务是解决现有技术的不足，提供一种实用性强、使用简易探头进行插损测试的方法。

本发明的技术方案是按以下方式实现的，该一种使用简易探头进行插损测试的方法，其具体实现过程为：

一、在设置有接地点的阻抗测试条coupon的印制电路板PCB上设置两条走线，该两条走线的叠层、测试点及过孔完全相同，其中一条走线的长度长于另一条走线的长度；

二、使用矢量网络分析仪结合探头，分别测出上述两条走线过孔的插损；

三、将两条走线过孔插损的差值除以两条走线长度的差值，计算出单位长度上的插损，该插损即为测量插损。

所述步骤一中两条走线的长度差至少为4英寸。

所述步骤二中的探头为SMA射频连接头和射频天线连接而成。

本发明与现有技术相比所产生的有益效果是：

本发明的一种使用简易探头进行插损测试的方法通过在coupon板上设计结构相同,长度不等的两组信号线就可以使用自己设计的简易探头配备矢量网络分析仪来进行信号线插损的精确量测，该解决方法操作方便、价格低廉并且探头不易损坏；消去via及探头本身插损的影响，结果更准确，可靠性更高；使用由SMA头和射频线缆组成的探头结合VNA进行插损的量测，该探头制作成本低廉，稳定性好并且耐用，配合机械手臂使用，稳定性好；实用性强，适用范围广泛，易于推广。

附图说明

附图1为本发明的测试方法走线示意图。

具体实施方式

下面结合附图对本发明的一种使用简易探头进行插损测试的方法作以下详细说明。

由于使用VNA配备自行设计的探头进行量测时可减少成本，采用作差的方式可以消除探头及过孔的影响。基于此设计思路，如附图1所示，现提供一种使用简易探头进行插损测试的方法，其具体实现过程为：

一、在设置有接地点的阻抗测试条coupon的印制电路板PCB上设置两条走线，该两条走线的叠层、测试点及过孔完全相同，其中一条走线的长度长于另一条走线的长度；

二、使用矢量网络分析仪结合探头，分别测出上述两条走线过孔的插损；

三、将两条走线过孔插损的差值除以两条走线长度的差值，计算出单位长度上的插损，该插损即为测量插损。

所述步骤一中两条走线的长度差至少为4英寸。

所述步骤二中的探头为SMA射频连接头和射频天线连接而成。