[发明专利]3D显示的像素插黑方法及使用该方法的电路

权利要求书

1.一种3D显示的像素插黑方法，其特征在于，包括：

步骤100、提供数个提供数据信号的数据线、数个提供扫描信号的栅极线、及数个像素(P)，每一个像素连接一条数据线与一条栅极线，且每一个像素的极性与与其相邻的上下左右的像素的极性都是相反的；

步骤200、提供数个控制晶体管(T)，将不同极性的像素连接；

步骤300、提供数个控制信号端，与控制晶体管(T)电性连接，所述控制信号端施加低电压，控制晶体管(T)断开，所述控制信号端施加高电压，控制晶体管(T)导通。

2.如权利要求1所述的3D显示的像素插黑方法，其特征在于，所述步骤200中控制晶体管(T)将配置在同一列的第2n+1行像素与第2n+2行像素连接。

3.如权利要求1所述的3D显示的像素插黑方法，其特征在于，所述步骤200中控制晶体管(T)将配置在同一行的第2n+1列像素与第2n+2列像素连接。

4.如权利要求1所述的3D显示的像素插黑方法，其特征在于，所述步骤100中像素(P)可分为两个区，即上半部分的分区与下半部分的分区，所述上半部分的分区与下半部分的分区的极性相同。

5.如权利要求4所述的3D显示的像素插黑方法，其特征在于，所述步骤200中控制晶体管(T)将配置在同一列的第m行像素的下半部分的分区与第m+1行像素的上半部分的分区连接。

6.如权利要求1所述的3D显示的像素插黑方法，其特征在于，所述控制晶体管(T)导通时，正极性像素电压降低，而负极性的像素电压升高，最终达到公共电极电压附近。

7.一种使用如权利要求1所述的3D显示的像素插黑方法的电路，其特征在于，包括：提供数据信号的数个数据线(Data)、提供扫描信号的数个栅极线(Gate)、数个控制信号端、公共电极(VCOM)、由数据线(Data)与栅极线(Gate)限定的数个像素(P)、及数个控制晶体管(T)；所述每一个像素连接一条数据线与一条栅极线，所述像素(P)包括像素晶体管(Tr)、像素电极(D)、存储电容(C_stg)、及液晶电容(C_LC)；所述控制晶体管(T)包括栅极(g)、源极(s)、漏极(d)，所述像素晶体管(Tr)包括第一栅极(g1)、第一源极(s1)、第一漏极(d1)；

配置在同一列的第2n+1行像素与第2n+2行像素通过一个控制晶体管(T)连接；所述控制晶体管(T)的源极(s)电性连接于同一列的第2n+1行像素的像素电极(D)，所述控制晶体管(T)的漏极(d)电性连接于同一列的第2n+2行像素的像素电极(D)；所述配置在同一行的控制晶体管(T)的栅极(g)与某一条控制信号端公共连接；

配置在同一行的像素中像素晶体管(Tr)的第一栅极(g1)与某一条栅极线(Gate)公共连接，配置在同一列的像素中像素晶体管(Tr)的第一源极(s1)与某一条数据线(Data)公共连接；所述像素晶体管(Tr)的第一漏极(d1)电性连接于像素电极(D)；所述存储电容(C_stg)的上极板与液晶电容(C_LC)的上极板连接后电性连接于像素电极(D)，所述存储电容(C_stg)的下极板电性连接于公共电极(VCOM)，所述液晶电容(C_LC)的下极板电性连接于公共电极(VCOM)。

8.如权利要求7所述的使用该3D显示的像素插黑方法的电路，其特征在于，所述控制晶体管(T)与像素晶体管(Tr)均为薄膜晶体管。

9.如权利要求7所述的使用该3D显示的像素插黑方法的电路，其特征在于，所述每一像素(P)的极性与与其相邻的上下左右的像素的极性都是相反的。