[发明专利]在衬底的同一平面上集成多方阻薄膜电阻的工艺技术

权利要求书

1.在衬底上淀积金属薄膜，采用光刻工艺，在衬底上制作隐性掩模的工艺技术方案，实现在薄膜集成电路产品的衬底的同一平面上集成多方阻的薄膜电阻及其互联，其特征包括以下步骤：

A、根据待要集成化的电子线路产品性能要求，选定若干个不同方阻的薄膜电阻材料，对电子线路中的电阻进行多方阻薄膜电阻的集成，在衬底的同一平面上进行布局，设计产品集成的平面化版图；

B、根据设计的产品平面化版图，设计并制作不同方阻薄膜电阻的光刻版和相应的不同方阻薄膜电阻的隐性掩模光刻版以及互联导体光刻版；

C、根据本发明专利说明书中所述的保护型隐性掩模法或隔离型隐性掩模法的工艺流程，在工艺流程的不同阶段选用合适的金属材料作为隐性掩模材料，淀积在衬底上，通过光刻工艺分别制作不同方阻薄膜电阻的隐性掩模；

D、利用隐性掩模的保护或隔离作用，在衬底的同一平面上淀积光刻不同方阻的电阻薄膜；

E、在衬底上淀积金属导带薄膜，并光刻互联导带及电阻图形，实现在衬底的同一平面上不同位置集成多方阻薄膜电阻及其互联。

2.根据权利1所述的在衬底上淀积金属薄膜，采用光刻工艺在衬底上制作隐性掩模的技术方案，在衬底的同一平面上集成的多方阻薄膜电阻。其膜电阻结构特征是：不同方阻的薄膜电阻均是各个不同方阻的单一电阻材料薄膜，薄膜电阻的引出端电极也均是导带膜和各个不同方阻单一电阻膜叠加组成。