[发明专利]防电磁波干扰组件

说明书

技术领域

本发明涉及电子零组件，特别涉及一种用于屏蔽电路元件之间电磁波干扰的零组件结构改良。

背景技术

电磁波干扰(ElectromagneticInterference，EMI)是指任何在电磁场下伴随着电压、电流的作用而产生会降低某个装置、设备或系统的性能、各电路间彼此干扰、或对生物产生不良影响的电磁现象。电磁波干扰所产生的主因多半与电路元件的分布密度过高有关，再加上时下无线通信产品为了讲求轻薄短小，往往大幅缩小了产品与基板的面积，因此更增加了基板上元件之间相互干扰的可能性。

以手机或平板电脑之类的无线通信产品为例，传统上，为了解决电磁波干扰的问题并且增加收讯灵敏度，通常会在产品内部使用一种包括有下框架71与上盖72的屏蔽结构70，请参考图1。其中，下框架71设置在基板(图未绘示)上并用于框住所要屏蔽的电路元件，下框架71包括有若干侧壁711且在侧壁上设有若干凸点712。上盖72包括有顶板721以及自顶板721周侧垂直设置的垂片722，其中垂片722上设有若干个冲孔723，当上盖72组设在下框架71时，下框架71的凸点712可与垂片722上的冲孔723相互卡扣而将上盖72固定在下框架71上。

传统的屏蔽结构70使用凸点712与冲孔723而令上盖72与下框架71相互卡合，由于传统钣金工艺的加工精度的限制，冲孔与凸点的直径至少要0.5mm以上，因此传统的屏蔽结构70不利于产品轻薄短小的发展趋势，并且在上盖72打造冲孔723也需要额外使用模具而抬高了制造成本。其次，现有的下框架71多半为封闭四方形或多边形框体，一旦在制造、包装、运输途中受到碰撞，下框架71容易变形而影响其平整度，进而导致在SMT(SurfaceMountedTechnology，表面贴装技术)打件时出现空焊的问题。此外，如果下框架71下方有芯片要散热，还需要剪掉下框架71中间的架桥713，这样也比较浪费人力与工时。

更重要的是，随着时下电子产品外壳流线化与弧形化的发展，上盖72往往必须要跟着做成弧形之类非等高的顶面设计来与外壳相配合，因此传统的上盖72的设计显然已经难以满足未来产品的发展趋势。

发明内容

针对以上问题，本发明的主要目的在于提供一种防电磁波干扰组件，其盖体的顶面能够设计成非等高的平面或弧面，从而与弧形化的产品外壳相配合。

本发明的另一目的在于提供一种可薄形化的防电磁波干扰组件，其下框架不易因碰撞而导致变形，进而影响到后续与基板之间的连接。

为了实现上述目的，本发明提供了一种防电磁波干扰组件，其包含有盖体和至少两个卡扣件。其中，盖体罩设于基板上，并且，盖体由导电材料制成且顶面向下延伸形成至少一个侧板，侧板向内弯折形成至少两个卡扣部。该至少两个卡扣件能够直立地连接在基板上，各卡扣件都开设有开孔以供各卡扣部卡扣。其中，当盖体罩设于基板上时，盖体的顶面的相对的两端与基板的间距不相等。

由此，具有不同顶面形状的盖体都能够通过卡扣的方式与多个卡扣件相卡合，因此可以与时下产品的弧形化外壳相配合。而且，本发明将原本传统的环形框架改变为多个卡扣件，各卡扣件体积较小而不易受碰撞而变形，降低了后续卡扣件与基板之间空焊的可能性。

附图说明

图1是为常用的屏蔽结构的立体分解图。

图2是本发明第一实施例的防电磁波干扰组件的立体分解图。

图3是本发明第一实施例的盖体的另一角度的立体图，用于说明卡扣部的位置。

图4是本发明第一实施例的防电磁波干扰组件的组合示意图。

图5是本发明第一实施例的防电磁波干扰组件的局部剖视图，用于说明卡扣部卡扣于开孔的情形。

图6是本发明第二实施例的防电磁波干扰组件的立体分解图。

图7是本发明第三实施例的防电磁波干扰组件的立体分解图。

图8是本发明第四实施例的防电磁波干扰组件的立体分解图。

(符号说明)

1…防电磁波干扰组件10…盖体

11…侧板12…卡扣部

13…角端14…顶板

15…第一端16…第二端

20…卡扣件21…开孔

22…吸取部23…接脚

24…第一卡扣件25…第二卡扣件

S…基板R…定位槽

D，d…高度H，H’…高度

70…屏蔽结构71…下框架

711…侧壁712…凸点

713…架桥72…上盖

721…顶板722…垂片