[发明专利]半导体器件的形成方法有效
| 申请号： | 201410264580.5 | 申请日： | 2014-06-13 |
| 公开（公告）号： | CN105336610B | 公开（公告）日： | 2018-11-16 |
| 发明（设计）人： | 梁海慧;周祖源 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L21/3105 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 应战;骆苏华 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体器件 形成 方法 | ||
1.一种半导体器件的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上形成有栅极结构及位于所述栅极结构两侧的有源区；
采用第一介电层填充所述栅极结构，所述栅极结构顶部的第一介电层表面高于栅极结构周围的第一介电层表面，所述第一介电层的厚度与所述栅极结构的高度相同；
对所述第一介电层进行硅离子注入形成硅掺杂层，所述第一介电层的表面暴露出所述硅掺杂层的表面；
在所述硅掺杂层上形成第二介电层；
采用第一研磨速率研磨所述第二介电层至所述栅极结构顶部的硅掺杂层停止，采用第二研磨速率研磨所述第一介电层至所述栅极结构暴露出来，所述第二研磨速率小于所述第一研磨速率，第二研磨阶段以采用栅极结构周围的硅掺杂层作为研磨终点。
2.根据权利要求1所述的形成方法，其特征在于，所述栅极结构至少为一个，为NMOS晶体管的栅极结构或PMOS晶体管的栅极结构。
3.根据权利要求1所述的形成方法，其特征在于，所述栅极结构至少为两个，分别为NMOS晶体管的栅极结构与PMOS晶体管的栅极结构。
4.根据权利要求1所述的形成方法，其特征在于，所述栅极结构中的栅极为用于形成NMOS晶体管或PMOS晶体管的伪栅，所述研磨至栅极结构暴露出来后，还进行去除所述伪栅，填充金属层形成所述NMOS晶体管或PMOS晶体管的栅极。
5.根据权利要求1所述的形成方法，其特征在于，所述栅极结构上形成有刻蚀终止层。
6.根据权利要求5所述的形成方法，其特征在于，所述刻蚀终止层的材质为氮化硅或氮氧化硅。
7.根据权利要求1所述的形成方法，其特征在于，所述第一介电层与所述第二介电层的材质相同。
8.根据权利要求1所述的形成方法，其特征在于，硅离子注入的能量范围为30keV～40keV，浓度范围为1014cm-2～1016cm-2。
9.根据权利要求8所述的形成方法，其特征在于，所述第一介电层与所述第二介电层的材质为二氧化硅，所述第一研磨速率的范围为500nm/min～700nm/min，所述第二研磨速率的范围为100nm/min～300nm/min。
10.根据权利要求8所述的形成方法，其特征在于，所述硅离子的来源为硅烷的等离子体。
11.根据权利要求1所述的形成方法，其特征在于，所述第一介电层与第二介电层的形成方法为物理气相沉积法、或化学气相沉积法。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司，未经中芯国际集成电路制造(上海)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201410264580.5/1.html，转载请声明来源钻瓜专利网。
- 上一篇：鳍式场效应晶体管的形成方法
- 下一篇：一种功率器件的沟槽的制作方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
