[发明专利]半导体器件的制造方法

说明书

本发明是申请号为201010206061.5、申请日为2010年6月13日、发明名称为“半导体器件及其制造方法”的发明专利申请的分案。

技术领域

本发明涉及一种半导体器件的制造技术，尤其涉及使用贯穿半导体芯片间的电极来进行上下间的半导体芯片、布线衬底的电连接的层叠方法以及使用了该层叠方法的半导体器件、电气设备。另外，本发明还涉及一种有效应用于层叠了安装有半导体芯片的布线衬底的半导体器件、电子器件的技术。

技术背景

近年来，在便携电话、数码相机等电子设备中，电子设备的高性能化、小型轻型化非常重要，作为用于实现此目标的电子器件，需要高性能、小型、薄型的电子器件。因此，由安装电子器件的半导体芯片的大规模集成电路(LSI)的精细化所引起的高密度化、和作为封装的结构而采用SiP(System in Package：系统封装)技术所带来的高密度化正逐渐发展起来。

但是，为了使LSI更加精细化，必须更新LSI生产线，需要巨额的设备投资。另外，由于精细化，漏电流等问题也变得显著，还出现了性能提高度偏离理论值的情况。

SiP的结构是在被称为中介层衬底等的中间衬底上安装多个LSI并用树脂密封的结构，芯片电极和中介层衬底电极之间大多使用Au线等通过引线接合进行连接。引线的转动自由度高，因此引线接合对电连接是有效的。作为能减少安装面积的方法，使安装在中介层衬底的正上方的芯片的有源元件面朝向中介层衬底一侧，利用Au凸块、焊锡凸块、ACF(Anisotropic conductive film：异方性导电膜)等倒装式连接芯片的情况正不断增加。

因此，为了使该SiP结构的电子器件更加高密度化、小型化，需要进行芯片和衬底的薄型化、电极的窄间距化等，但是由于主要由有机衬底构成的中间衬底的制造极限、Au线等的引线细线化极限、精细区域的引线接合可靠性等而难以实现。并且，在面向便携设备的电子器件中，对低功耗的要求变得严格。在SiP结构中，由于从各芯片经由中间衬底连接一次，从而出现布线长度长、难以进行高速传送、且功耗也变大的问题。

如上所述，上述由LSI精细化引起的高密度化和采用SiP技术引起的高密度化的对策已经不足以应对日益发展的高性能化、小型化、进而低功耗化的要求。

因此，三维LSI作为解决上述问题的一个方法而受到关注。该三维LSI使用贯通芯片的电极进行上下间的芯片、衬底的电连接，能够缩短布线长度，因此对高速传送、低功耗化是有效的。并且，安装面积也变小，对小型化也是有利的。因此，为了进行上下间的层叠连接，提出有各种方式(例如专利文献1～3)。

在专利文献1中记载有半导体芯片的叠加方法。在确定了多个芯片安装区域的半导体衬底的各芯片安装位置处叠加芯片。然后，用密封材料封装所堆叠的芯片。之后，在芯片安装区域外侧的所确定的位置切断半导体衬底，分离成多个半导体器件。

在专利文献2中记载有衬底层叠方法。提供一种在层叠衬底时能够抑制衬底的弯曲、并易于处理衬底的衬底层叠方法，是一种在衬底间连接之后，从背面切削至贯通电极露出的薄型化方法。

在专利文献3中记载有降低接合温度进行连接的方法。其为如下的方法：经由包括铜-铟合金的中间层使用由铟构成的导体而与导体层连接，其能够利用Sn-3.5Ag等焊料合金凸块而设定较低的接合温度。

【专利文献1】日本特开2005-51150号公报

【专利文献2】日本特开2008-135553号公报

【专利文献3】日本特开2007-234841号公报

发明内容

但是，在上述那样的三维LSI中，随着为了将芯片、衬底高密度化而将其薄型化，容易产生弯曲，使处理难以进行。并且，也难以将这些具有弯曲的部件正确地对准位置进行连接。

另外，若连接时变为高温，则有时会由于连接部件之间的材料物理性能的不同而导致弯曲量的差别变大。因此，优选的是连接时的温度不为高温。例如，使用Sn-Ag类焊料等的熔点为220℃前后的材料的情况下，连接部受限于材料的凝固温度(熔点)，由于冷却至室温为止的材料收缩量的不同而造成应力残余在连接部，需要针对连接部的长期的可靠性而减少该残余应力量。因此，在低温连接的方法是有效的。特别是在衬底/芯片间的连接中，由于衬底的半导体芯片间的热膨胀系数差较大而使连接部的残余应力变大，因此若能够在衬底的玻化温度以下固化连接部，则能够使残余应力大幅降低。

因此，提出有使用上述专利文献3所示的铟等金属进行连接的方式。