[发明专利]基于MSD加法器的光学回馈策略

权利要求书

1.一种基于MSD加法器的光学回馈策略，其特征是将三步式MSD加法步骤分离，采用流水线方式来实现；在第一组数据完成T和W运算，将要进入T’和W’运算时，第二组数据进入T和W运算，在第一组数据进入T2运算，第二组运算进入T’和W’运算，第三组数据进入T和W运算，依次类推直至所有的数据运算完成；结合MSD加法器的系统结构，在加法过程中进行数据回馈，即将T,W的运算结果回馈到T’,W’运算器的编码存储空间中，T’,W’的运算结果回馈到T2运算器的编码存储空间中，用做下一次运算的编码信息，使加法器得以同时连续以流水线方式运行；所述回馈的策略包括三部分：数据回馈策略、地址变换策略、中间结果补0策略。

2.根据权利要求1所述的基于MSD加法器的光学回馈策略，其特征在于：

所述数据回馈策略的操作步骤如下：

1）按照各个运算器三种光态与编码信息的映射关系将解码结果转换成对应的编码信息，对位组合成编码信息字符串；

2）分别按照T,W,T’,W’,T2运算器的基址和偏移地址将各自的编码信息字符串存储在存储器中；

3）对T,W,T’,W’运算器存储空间中的数据进行中间结果补0策略；

4）进行数据通信；并且将T2运算器存储空间中的编码信息字符串通过网络通信传递给上位机客户端，传送完毕后清除存储空间中的数据信息；

5）将T运算器补0后的编码信息字符串存储在从T’运算器基址开始的主光路存储空间中，W运算器补0后的编码信息字符串存储在从W’运算器基址开始的主光路存储空间中，T’运算器补0后的编码信息字符串存储在从T2运算器基址开始的主光路存储空间中，连接在主光路用户下一组数据的T,W运算器编码信息的存储空间后，用来生成主光路下一次运算的控制信息；

6）将W运算器补0后的编码信息字符串存储在从T’运算器基址开始的控制光路存储空间中，T运算器补0后的编码信息字符串存储在从W’运算器基址开始的控制光路存储空间中，W’运算器补0后的编码信息字符串存储在从T2运算器基址开始的控制光路存储空间中，连接在控制光路用户下一组数据的T,W运算器编码信息的存储空间后，用来生成控制光路下一次运算的控制信息；

7）清除T,W,T’,W’运算器存储空间中的数据信息，等待获取下一次光学运算的解码结果。

本发明针对地址变换进行了专用数据存储区的设计，利用ARM开发板的SDRAM来实现。该区域存储主光路（第一第二运算部件）和控制光路（第三运算部件）的编码数据。考虑到三值光学计算机实验系统一整屏液晶对应有效像素为512个，同时每一个像素点对应解码数据中的两个字节数据，所以扩展后,每个区大小为576/8*2=144byte。以单个144byte 为例，对于一倍（不考虑扩展）的地址空间， 五个运算区被均等划分。由于144/5=28，因此选取8的倍数24byte作为各个运算区大小。对于剩余的144-24*5=24byte,划分为非冗余部分剩余8byte,冗余部分则为16byte。冗余部分进一步划分为五个子分区,作为运算区的备份。控制光路部分与主光路相似。

3.根据权利要求1所述的基于MSD加法器的光学回馈策略，其特征在于：

所述地址变换策略如下：

地址变换策略是为了保证数据回馈的正确性，使数据能够回馈到编码器端相应的地址，以便上次未完成加法运算的数据能够正确进行下一次变换运算，直到进行完T2变换得出最终加法结果。地址变换过程由FPGA的重构电路实现。

4.根据权利要求1所述的基于MSD加法器的光学回馈策略，其特征在于：

所述中间结果补0策略如下：

MSD加法规定一组数据在进行T’,W’运算前必须首先将T,W的运算结果进行补0操作，在进行T2运算前必须首先将T’,W’的运算结果进行补0操作；MSD加法器的中间结果补0策略需要根据T’,W’,T2运算器的数据0所对应的光的状态与编码信息的映射关系进行补位操作；因此，无光态0对应编码信息00，水平偏振光1对应编码信息10，垂直偏振光-1对应编码信息11，该策略保证了传递数据信息的正确性。