[发明专利]时间数字转换器系统和方法

说明书

根据本发明所述的各个实施例，提供了一种器件，该器件包括控制电路、时间数字转换器电路、和选通电路；其中，时间数字转换器电路具有连接至控制电路的第一输入端的第一输出端；选通电路具有连接至第一信号的第一输入端、连接至第二信号的第二输入端和连接至时间数字转换器电路的第一输入端的输出端，其中，控制电路的输出端连接至时间数字转换器电路的第二输入端和选通电路的第三输入端。

技术领域

本发明涉及半导体领域，更具体地涉及时间数字转换器系统和方法。

背景技术

由于各种电子部件(例如，晶体管、二极管、电阻器、电容器等)的集成度的提高，半导体工业已经历了快速的发展。在大多数情况下，这种集成度的提高源自半导体工艺节点的缩小(例如，向着亚20nm节点缩小工艺节点)。

伴随着半导体工艺节点的缩小，全数字锁相环(ADPLL)发生了转变。ADPLL用数字组件取代了模拟PLL的模拟部件，并且在一些情况下，完全采用了不同的结构。许多ADPLL结构的一个共同组件是时间数字转换器，或TDC。TDC将时间信息转换为编码的数字信号。可以将这种编码的数字信号输入至数字控制振荡器中。

发明内容

为解决上述问题，本发明提供了一种器件，包括：控制电路；连接的时间数字转换器电路，具有连接至控制电路的第一输入端的第一输出端；以及选通电路，具有连接至第一信号的第一输入端、连接至第二信号的第二输入端、和连接至时间数字转换器电路的第一输入端的输出端，控制电路的输出端连接至时间数字转换器电路的第二输入端和选通电路的第三输入端。

其中，时间数字转换器电路是单端时间数字转换器电路。

其中，时间数字转换器电路是差分时间数字转化器电路。

其中，时间数字转换器电路进一步包括：延迟线，具有连接至时间数字转换器电路的第一输入端的输入端和连接至时间数字转换器电路的第一输出端的输出端；以及读出电路，连接在延迟线和时间数字转换器电路的第二输入端之间。

其中，控制电路配置为向时间数字转换器电路提供时钟信号。

其中，控制电路配置为基于第一信号启动选通电路。

其中，控制电路配置为基于时间数字转换器电路的第一输出端的电平使选通电路复位。

其中，第一信号是参考信号，第二信号是反馈信号。

其中，控制电路进一步包括：第一触发器，包括：输入端，连接至逻辑高值；时钟输入端，连接至控制电路的第一输入端；输出端，连接至控制电路的输出端；以及复位输入端，连接至第一信号。

其中，选通电路进一步包括：第二触发器，包括：输入端，连接至逻辑高值；时钟输入端，连接至选通电路的第一输入端；和复位输入端，连接至选通电路的第三输入端；AND门，包括：第一输入端，连接至选通电路的第二输入端；和第二输入端，连接至第二触发器的输出端；复用器，包括：第一输入端，连接至选通电路的第一输入端；第二输入端，连接至AND门的输出端；和输出端，连接至选通电路的第一输出端；以及延迟部件，连接在选通电路的第一输入端和复用器的选择输入端之间。

此外，还提供了一种电路，包括：延迟线；读出电路，连接至延迟线；控制电路，具有连接至延迟线的输出端的第一输入端和连接至读出电路的第一输入端的输出端；以及选通电路，具有连接至第一信号的第一输入端、连接至第二信号的第二输入端、和连接至延迟线的输入端的输出端，选通电路配置为基于第一信号和控制电路的输出端将第二信号连接至选通电路的输出端。

其中，第一信号和第二信号是周期信号。

其中，当第一信号是逻辑高值而控制电路的输出端是逻辑低值时，选通电路进一步配置为将第二信号连接至选通电路的输出端。