[发明专利]改善低介电常数材质Kink缺陷的方法

说明书

技术领域

本发明涉及半导体蚀刻工艺技术领域，尤其涉及一种改善低介电常数材质Kink缺陷的方法。

背景技术

随着半导体器件特征尺寸的减小，在55/40纳米以下节点的半导体后段工艺中，半导体后段铜制程取代铝制程，同时低介电常数材质(硅，氧，碳，氢元素组成的SiOCH的黑钻石(blackdiamond，BD)；氮掺杂的碳化硅(NdopedSiC,NDC)等)取代传统的氧化硅成为主流工艺。由于低介电常数材质的多孔率，材质疏松等特性，蚀刻过程中同向性受到严重挑战，即等离子体在垂直向下蚀刻的同时，在侧向上会对介电层造成损伤。在传统的金属掩模板一体化刻蚀(MHMAIOetch)工艺中，由于氧化硅材质的特殊性，其受同向性刻蚀影响较小(即侧向刻蚀速率较小)，而低介电常数材质受同向性刻蚀影响很大(即侧向刻蚀速率较大)，因此在第一介电层(Low-K)和第二介电层(氧化硅)的交界处会形成一个显著的缺陷，称之为“Kink”，它会严重影响后续金属阻挡层(barrier)及Cu的填充效果，进而形成空洞(Void)，影响良率。

如图1所示，102为阻挡层、105为金属掩膜层、106为顶部氧化层，由于第一介电层103的材质为低介电常数材料，其受同向性刻蚀影响很大(侧向刻蚀速率较大)，而第二介电层104的材质为氧化硅，其受同向性刻蚀影响较小(侧向刻蚀速率较小)，因此在刻蚀形成金属沟槽的同时形成Kink缺陷107，由于该Kink缺陷107较为显著，进而严重影响后续阻挡层及Cu的填充效果，进而形成空洞(Void)，影响良率。

因此，如何找到一种有效改善低介电常数材质Kink缺陷的方法成为本领域技术人员致力研究的方向。

中国专利(公开号：CN102881583A)公开了一种改善双大马士革工艺中缺陷的方法，通过在沟槽刻蚀工艺中增加一步在高压力高频射频环境下，以CO/N2混合气体主蚀刻气体的工艺步骤，利用CO吸收主反应气体F的同时，N2在已经开出的沟槽的侧壁上形成C-N保护层，该保护层在后续的刻蚀工艺中，能有效的改善侧墙的Kink或bowing等特定缺陷，进而有利于后续埋层及Cu填充工艺，减少填充和研磨缺陷，提高产品良率。

上述专利虽然改善了侧墙的Kink缺陷，但与本发明改善低介电常数材质Kink缺陷所采取的技术方案并不相同。

发明内容

针对上述存在的问题，本发明公开一种改善低介电常数材质Kink缺陷的方法，以克服现有技术中在传统的金属掩模板一体化刻蚀工艺中，由于氧化硅材质受同向性刻蚀影响较小(侧向刻蚀速率较小)，而低介电常数材质受同向性刻蚀影响很大(侧向刻蚀速率较大)，而在第一介电层(低k介质层)和第二介电层(氧化硅)的交界处形成一个显著的Kink缺陷，从而严重影响后续阻挡层及Cu的填充效果并形成空洞，进而影响良率的问题。

为了实现上述目的，本申请记载了一种改善低介电常数材质Kink缺陷的方法，包括如下步骤：

提供一半导体衬底；

于所述半导体衬底的上表面按照从下至上的顺序依次沉积阻挡层、第一介电层、第二介电层、金属掩膜层以及顶部氧化层；

依次刻蚀所述顶部氧化层、金属掩膜层至第二介电层的上表面形成凹槽；

继续以剩余的顶部氧化层和金属掩膜层为掩膜，刻蚀所述第二介电层至第一介电层中形成沟槽；

其中，第一介电层为低K介质层，第二介电层为抗反射膜。

上述的改善低介电常数材质Kink缺陷的方法，其中，所述第二介电层的材质为SiON。

上述的改善低介电常数材质Kink缺陷的方法，其中，所述第二介电层的厚度为400-800埃。

上述的改善低介电常数材质Kink缺陷的方法，其中，采用化学气相沉积法沉积所述阻挡层、第一介电层、第二介电层和所述顶部氧化层。

上述的改善低介电常数材质Kink缺陷的方法，其中，采用物理气相沉积法沉积所述金属掩膜层。

上述的改善低介电常数材质Kink缺陷的方法，其中，所述阻挡层的材质为掺氮的碳化硅。

上述的改善低介电常数材质Kink缺陷的方法，其中，所述第一介电层的材质为SiOCH。

上述的改善低介电常数材质Kink缺陷的方法，其中，所述金属掩膜层的材质为TiN。

上述的改善低介电常数材质Kink缺陷的方法，其中，所述顶部氧化层的材质为SiO₂。

上述的改善低介电常数材质Kink缺陷的方法，其中，所述方法还包括：继续于所述沟槽中填充金属的步骤。