[发明专利]一种改进的有源区只读存储单元

说明书

技术领域

本发明涉及一种半导体存储器件即差分架构只读存储（ROM）单元，具体涉及一种改进的有源区只读存储单元。

背景技术

随着微电子技术和计算机技术的迅速发展, 我们正迈向一个信息社会。信息社会离不开信息的存储。近半个世纪以来, 人们不断地探索存贮新技术,形成了品种繁多的存储器家族。现有的存储器种类很多，从存取功能方面，我们可以把他们分为只读（Read Only Memory，ROM）存储器和随机（Random Access Memory，RAM）存储器两大类。

其中的ROM存储器在工作状态下，只能从中读取数据，且断电后数据不会消失，属于半导体非挥发性存储器( Non-Volatile Semiconductor Memory)范畴。

传统的ROM存储器以一个和多个NMOS管构成，并以一个NMOS管作为基本单元。传统的ROM存储单元如图1所示，它的源极接地（GND），漏极连接或不连接到位线（Bit Line，BL），而栅极连接到字线（Word Line，WL）。传统的数据“0”通过将NMOS的漏极接到位线来实现编程，传统的数据“1”通过将NMOS的漏极不接到位线来实现编程。

一般来说，这样的编程是利用形成ROM单元的NMOS晶体管的前端层实现的，以便在ROM器件中更高密度地集成ROM单元。利用有源区（Diffusion）掩膜版编程来非常常见的一种方法。Diffusion ROM单元示意图如图2所示，它通过在多晶硅下方有无有源区来设定存储单元。

随着近年来集成电路工艺的不断发展，受限于工艺规则，ROM基本存储单元的面积无法做到跟随工艺尺寸等比例缩小。随着工艺的进步，ROM的读操作也面临挑战，读操作时可区分的电流范围也越来越小，电流范围的局限严重限制了参考电路的阻抗选择，很容易带来阻抗不匹配问题，造成读取错误。

有鉴于此，有必要提出一种改进的差分架构ROM存储单元结构来优化这些问题。

发明内容

本发明的目的在于克服现有技术存在的问题，提供一种改进的有源区只读存储单元，在传统ROM存储单元的基础上，读取时采用两条支路对比输入差分放大器，避免了采用基准电路带来的不匹配问题，极大地提高了读取的稳定性。同时采用差分架构，可以适度减小存储单元的尺寸，优化存储单元的面积问题。

为实现上述技术目的，达到上述技术效果，本发明通过以下技术方案实现：

    一种改进的有源区只读存储单元，包括两条支路，所述两条支路的每条都包括一个MOS场效应晶体管，其中一条支路的所述MOS场效应晶体管包括栅极，栅极的栅介质和栅介质下面的第1和第2掺杂半导体区，另外一条支路的所述MOS场效应晶体管只包括栅极，所述第1和第2掺杂半导体区分别作为所述MOS场效应晶体管的源极和漏极。

进一步的，所述MOS场效应晶体管作为数据存储元件，且所述MOS场效应晶体管的栅极作为整体器件的字线，所述MOS场效应晶体管的漏极作为整体器件的位线。

进一步的，所述MOS场效应晶体管的第1和第2掺杂半导体区在空间上隔开并在其中间确定了沟道区。 

进一步的，所述MOS场效应晶体管的栅极是导电结构，所述栅极的栅介质是一层超薄介质。

与现有技术相比，本发明具有以下有益效果：

1）本发明采用差分架构，两条支路作为差分对输入灵敏放大器，因而读操作时的可区分电流范围可以达到最大。同时，因为两条支路分别存储“0”和“1”，因而在满足读操作速度和准确性的前提下，可以适度地减小存储单元MOS元件的尺寸，这样可以很好的优化ROM存储阵列面积问题。

2）本发明采用对称差分架构，存储单元支路的阻抗匹配更好，稳定性更高。对于现有的存储单元而言，读取时通常采用一条基准电路作为参考支路，和位线BL一起输入到灵敏放大器中。这条支路的阻抗必须介于存储单元存0时BL端等效阻抗和存储单元存1时等效阻抗中间，这儿的参考支路必须小心设计，不然很容易引起错误。而对于本发明提出的差分结构，两条BL支路都是相同的结构，阻抗值也肯定在存0时等效阻抗和存1时等效阻抗之间变化。因而不用担心阻抗匹配问题，存储单元的稳定性也可以得到保障。

差分架构ROM单元可以一定程度上扩大器件读操作时可区分的电流范围，同时读取时采用两条支路对比输入差分放大器，可以避免采用基准电路带来的不匹配问题，极大地提高了读取的稳定性。该架构具有很重要的研究意义和广阔的市场前景。

附图说明

图1为传统ROM存储单元结构示意图；