[发明专利]一种基于沟槽介质隔离的双极集成电路芯片及其生产工艺

权利要求书

1.一种基于沟槽介质隔离的双极集成电路芯片生产工艺，其特征在于：包括如下步骤：

1）N+埋层形成：在硅衬底上进行锑源涂布，光刻N+埋层图，并进行N+埋层高温扩散，最后去除所有硅表面氧化层；

2）下隔离区形成：在硅衬底上形成下隔离光刻图形，在下隔离区注入P型杂质，注入后去胶；

3）外延层形成：在形成下隔离区的硅衬底上表面生长外延层，所述外延层的厚度大于8um；

4）磷桥区形成：将步骤3）形成的外延层上表面进行氧化，形成磷桥区N+C光刻图形，磷桥区N+C窗口腐蚀，淀积重掺杂PSG源，磷桥区N+C预扩与再扩并窗口氧化层生长，磷桥采用扩散深结工艺；

5）上隔离区形成：在外延层上形成上隔离区光刻图形，腐蚀上隔离区窗口，掺硼源涂布，上隔离区预扩与再扩并窗口氧化层生长，最后将外延层表面所有氧化层全部腐蚀干净，隔离是采用上下对通深结工艺；

6）沟槽形成：1000埃氧化层生长，在外延层形成基区沟槽和上隔离区沟槽光刻图形，硬掩膜氧化层刻尽；采用SF6/O2进行硅沟槽刻蚀，沟槽牺牲氧化，然后将沟槽内氧化层去除干净；接着5000埃沟槽氧化层生长，第一次沟槽多晶硅淀积，第一次多晶硅回刻，再进行多晶硅氧化，硅表面所有氧化层去除，薄氧生长，第二次多晶硅淀积，第二次多晶硅回刻，最终在基区外侧形成一个由氧化层/多晶硅/氧化层填充结构的基区沟槽，在上隔离区内外两侧均形成一个由氧化层/多晶硅/氧化层填充结构的上隔离区沟槽；

7）最后，基区1000埃氧化层生长，在双极集成电路芯片上分别形成基区、发射极、基极、集电极和接地孔。

2.如权利要求1所述的一种基于沟槽介质隔离的双极集成电路芯片生产工艺，其特征在于：上述步骤6）所述的沟槽槽深2-4微米，槽宽1.8-2.5微米。

3.如权利要求1所述的一种基于沟槽介质隔离的双极集成电路芯片生产工艺，其特征在于：上述步骤1）所述的硅衬底厚度为400-600微米。

4.如权利要求1所述的一种基于沟槽介质隔离的双极集成电路芯片生产工艺，其特征在于：上述步骤3）所述的上述外延层的厚度为8-15微米。

5.一种基于沟槽介质隔离的双极集成电路芯片，其特征在于：包括硅衬底，以及依次生长在硅衬底上的埋层、外延层和绝缘层，其中，所述外延层上设有基区、上隔离区、下隔离区和磷桥区，基区的外侧环绕设有基区沟槽，上隔离区的内外两侧均环绕设有上隔离沟槽，上述基区沟槽和上隔离沟槽为氧化层/多晶硅/氧化层填充结构的沟槽，所述沟槽槽深2-4微米，槽宽1.8-2.5微米。

6.如权利要求5所述的一种基于沟槽介质隔离的双极集成电路芯片，其特征在于：所述硅衬底厚度为400-600微米。

7.如权利要求5所述的一种基于沟槽介质隔离的双极集成电路芯片，其特征在于：所述外延层的厚度为8-15微米。