[发明专利]半导体结构

说明书

本发明公开了一种半导体结构。此一半导体结构包括一基板、形成于基板中的一第一阱、形成于第一阱中的一第一重掺杂区、形成于基板中并与第一阱分离的一第二重掺杂区、形成于基板中第二重掺杂区下的一第二阱、形成于基板上介于第一重掺杂区及第二重掺杂区之间的一栅介电质、以及形成于栅介电质上的一栅电极。栅介电质至少在横跨延伸自接近第二重掺杂区的一侧的一部分具有实质上均一的厚度。第一阱具有第一掺杂类型。第一重掺杂区、第二重掺杂区及第二阱具有第二掺杂类型。

技术领域

本发明是关于一种半导体结构，本说发明特别是关于一种包括静电放电(electrostatic discharge，ESD)保护元件的半导体结构。

背景技术

静电放电可能导致敏感电子元件的毁坏。因此，静电放电保护元件往往会提供在半导体结构中。高压电子元件，例如延伸漏极金属氧化物半导体场效应晶体管(ExtendedDrain MOSFET，EDMOSFET)、横向双扩散金属氧化物半导体场效应晶体管(Lateral Double-diffused MOSFET，LDMOSFET)及应用表面电场降低(Reduced Surface Field，RESURF)技术的元件等等，可作为静电放电保护元件。

高压电子元件的静电放电保护效能一般与元件的总宽度及表面/横向标准(rule)有关。然而，受限于高压电子元件的低导通电阻的要求，表面/横向标准不能够增加。

尽管要求低导通电阻，但低导通电阻会在静电放电过程中使得电流集中于表面或漏极侧。高电流及密集的电场会导致表面接面的物理性毁损。

高崩溃电压是高压电子元件的另一项要求，其总是高于运作电压。此外，静电放电保护元件的驱动电压一般远高于崩溃电压。因此，在静电放电过程中，被保护的元件可能在保护元件打开前就已经毁坏。所以，需要降低静电放电保护元件的驱动电压。

发明内容

在本发明中，提出一种包括改良的静电放电保护元件的半导体结构。

根据一些实施例，半导体结构包括一基板、一第一阱、一第一重掺杂区、一第二重掺杂区、一第二阱、一栅介电质及一栅电极。第一阱形成于基板中。第一阱具有一第一掺杂类型。第一重掺杂区形成于第一阱中。第一重掺杂区具有一第二掺杂类型。第二重掺杂区形成于基板中并与第一阱分离。第二重掺杂区具有第二掺杂类型。第二阱形成于基板中第二重掺杂区下。第二阱具有第二掺杂类型。栅介电质形成于基板上介于第一重掺杂区及第二重掺杂区之间，并至少局部地形成于第一阱上。栅介电质至少在横跨延伸自接近第二重掺杂区的一侧的一部分具有一实质上均一的厚度。栅电极形成于栅介电质上。

为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下：

附图说明

图1为根据一实施例的半导体结构的俯视示意图。

图2为根据一实施例的半导体结构的剖面示意图。

图3-图4为示出根据本发明一范例的半导体结构的特征的曲线图。

图5为示出根据一比较例的半导体结构的特征的曲线图。

图6为根据一实施例的半导体结构的剖面示意图。

图7为根据一实施例的半导体结构的剖面示意图。

图8为根据一实施例的半导体结构的剖面示意图。

图9为根据一实施例的半导体结构的剖面示意图。

图10为根据一实施例的半导体结构的俯视示意图。

【符号说明】

100、100’：静电放电保护元件

102：基板