[发明专利]一种非易失性布尔逻辑运算电路及其操作方法

权利要求书

1.一种非易失性布尔逻辑运算电路，其具有两个输入端和一个输出端，其特征在于，包括第一阻变元件M1和第二阻变元件M2；

所述第一阻变元件M1的负极(511)作为逻辑运算电路的第一输入端，所述第二阻变元件M2的负极(521)作为逻辑运算电路的第二输入端，所述第二阻变元件M2的正极(522)与所述第一阻变元件M1的正极(512)连接后作为所述逻辑运算电路的输出端；

工作时，通过给所述第一输入端输入高电平，并给所述第二输入端输入低电平来实现初始状态的正向写入W＝1；或者通过给所述第一输入端输——入低电平，并给所述第二输入端输入高电平来实现初始状态的反向写入

通过给所述第一输入端输入信号A，给第二输入端输入信号B，并根据阻变元件的初始状态实现第一阻变元件和第二阻变元件的阻态变化；并根据阻态变化来存储所述输入信号A和所述输入信号B的逻辑操作后的运算结果；根据逻辑运算结果可实现16种布尔逻辑运算；

通过给所述第一输入端输入读电压且第二输入端悬空来实现所述第一阻变元件的存储状态的输出；或者通过给所述第二输入端输入读电压且第一输入端悬空来实现所述第二阻变元件的存储状态的电流读出；

其中输入信号A或输入信号B为高、低电平信号；读电压是幅值小于阻变元件发生阻态变化的电压，即小于阻变元件的阈值电压。

2.如权利要求1所述的非易失性布尔逻辑运算电路，其特征在于，非易失性布尔逻辑运算电路运算结果表达式为其中A为第一输入端输入的信号，B为第二输入端输入的信号，W为初始化的写入方向，R为逻辑运算结果的读出方向。

3.如权利要求1所述的非易失性布尔逻辑运算电路，其特征在于，所述第一阻变元件和第二阻变元件为忆阻器。

4.一种基于权利要求1所述的非易失性布尔逻辑运算电路的操作方法，其特征在于，包括下述步骤：

S11：通过给第一输入端输入高电平信号或低电平信号，并给第二输入端输入与所述第一输入端相反的电平信号来控制第一阻变元件和第二阻变元件的初始状态；

其中，当第一输入端的输入信号为高电平，且第二输入端的输入信号为低电平时，第一阻变元件的初始状态写为高阻状态；第二阻变元件的初始状态写为低阻状态；将上述初始状态的写入方式称为正向写入W＝1；

当第一输入端的输入信号为低电平，且第二输入端的输入信号为高电平时，第一阻变元件的初始写入状态为低阻状态；第二阻变元件的初始写入状态为高阻状态；将上述初始写入状态称为反向写入

其中，阻变元件的高阻状态用于存储逻辑0，阻变元件的低阻状态用于存储逻辑1；

S12：通过给第一输入端输入信号A，并给第二输入端输入信号B来改变第一阻变元件和第二阻变元件的存储状态；

当A为低电平，且B为高电平时，第一阻变元件的存储状态从初始状态变为低阻态，第二阻变元件的存储状态从初始状态变为高阻态；

当A为高电平，且B为低电平时，第一阻变元件的存储状态从初始状态变为高阻态，第二阻变元件的存储状态从初始状态变为低阻态；

当A和B同时为高电平或同时为低电平时，第一阻变元件和第二阻变元件会保持初始状态不变；

S13：通过给第一输入端或第二输入端输入读电压实现输出端的读操作；

当第一输入端输入读电压，且第二输入端悬空时，通过读取输出端的第一阻变元件的电流获得第一阻变元件的存储状态；这种读取方式记为R＝1；

当第一输入端悬空，且第二输入端输入读电压时，通过读取输出端的第二阻变元件的电流获得第二阻变元件的存储状态；这种读取方式记为＝1；

其中，读电压是幅值小于阻变元件发生阻态变化的电压，即小于阻变元件的阈值电压；

S14：根据所述A、B、R、W获得逻辑运算结果

其中A为第一输入端输入的信号，B为第二输入端输入的信号，W为初始化的写入方向，R为逻辑运算结果的读出方向。