[发明专利]交错地形成镍硅和镍锗结构有效
申请号: | 201410281111.4 | 申请日: | 2014-06-20 |
公开(公告)号: | CN104733299B | 公开(公告)日: | 2017-12-05 |
发明(设计)人: | 刘继文;王昭雄 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L21/28 | 分类号: | H01L21/28;H01L21/8238;H01L27/092;H01L29/45 |
代理公司: | 北京德恒律治知识产权代理有限公司11409 | 代理人: | 章社杲,孙征 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 交错 形成 结构 | ||
技术领域
本发明中描述的技术通常涉及半导体器件制造,更具体地,涉及多层结构。
背景技术
非平面晶体管结构提供了在较小占地面积(footprint)的情况下获得高器件性能的方式。这种结构的制造经常被用于产生这些结构的物质的材料性质所限制。以特定的顺序实施组件规划,可以增加通过避免一些组件规划冲突可以获得的可用半导体配置的选单。
发明内容
为了解决现有技术中所存在的缺陷,提供了一种在单个半导体衬底上产生半导体器件的方法,包括:产生包括硅材料部分和锗材料部分的单个半导体衬底;由第一金属在所述硅材料部分上形成第一组源极/漏极接触件;在第一温度下使用所述硅材料部分对所述第一组源极/漏极接触件进行退火;在将所述半导体衬底加热到所述第一温度之后,由第二金属在所述锗材料部分上形成第二组源极/漏极接触件;以及在第二温度下使用所述锗材料部分对所述第二组源极/漏极接触件进行退火,其中,所述第二温度小于所述第一温度。
根据本发明的一个实施例,所述第一金属和所述第二金属为相同类型。
根据本发明的一个实施例,所述第一金属和所述第二金属都包括镍。
根据本发明的一个实施例,所述第一温度在400℃至600℃的范围内。
根据本发明的一个实施例,所述第二温度在250℃至300℃的范围内。
根据本发明的一个实施例,在所述单个半导体衬底的高于形成所述第一组源极/漏极接触件的水平面处形成所述第二组源极/漏极接触件。
根据本发明的一个实施例,在所述单个半导体衬底的与形成所述第一组源极/漏极接触件相同的水平面处形成所述第二组源极/漏极接触件。
根据本发明的一个实施例,所述硅材料部分是硅衬底的一部分,所述锗材料部分形成在所述硅衬底的顶部上。
根据本发明的一个实施例,所述硅材料部分上的所述第一组源极/漏极接触件是NMOS晶体管的组件,其中,所述锗材料部分上的所述第二组源极/漏极接触件是PMOS晶体管的组件。
根据本发明的一个实施例,该方法还包括去除所述第一金属或所述第二金属的未反应的部分。
根据本发明的一个实施例,该方法还包括在所述硅材料部分和所述锗材料部分的每一个上形成介电层和栅电极,以在所述单个半导体衬底上形成两个晶体管。
根据本发明的另一方面,提供了一种在单个半导体衬底上形成的半导体器件,包括:单个半导体衬底,所述单个半导体衬底包括硅材料部分和锗材料部分;第一组源极/漏极接触件,由第一金属在所述硅材料部分上形成,其中,在第一温度下使用所述硅材料部分对所述第一组源极/漏极接触件进行退火;以及第二组源极/漏极接触件,由第二金属在所述锗材料部分上形成,其中,在将所述半导体衬底加热到所述第一温度之后,形成所述第二组源极/漏极接触件,其中,在小于所述第一温度的第二温度下使用所述锗材料部分对所述第二组源极/漏极接触件进行退火。
根据本发明的一个实施例,所述第一金属和所述第二金属为相同类型。
根据本发明的一个实施例,所述第一金属和所述第二金属都包括镍。
根据本发明的一个实施例,所述第一温度在400℃至600℃的范围内。
根据本发明的一个实施例,所述第二温度在250℃至300℃的范围内。
根据本发明的一个实施例,所述第二组源极/漏极接触件设置在所述单个半导体衬底的高于所述第一组源极/漏极接触件的水平面处。
根据本发明的一个实施例,所述第二组源极/漏极接触件设置在所述单个半导体衬底的与所述第一组源极/漏极接触件相同的水平面处。
根据本发明的一个实施例,所述硅材料部分是硅衬底的一部分,所述锗材料部分形成在所述硅衬底的顶部上。
根据本发明的一个实施例,所述硅材料部分上的所述第一组源极/漏极接触件是NMOS晶体管的组件,其中,所述锗材料部分上的所述第二组源极/漏极接触件是PMOS晶体管的组件。
附图说明
图1是示出单个半导体衬底上的光敏层的图案化的示意图。
图2示出了在材料去除过程和剥离光敏层之后的半导体器件。
图3示出了在掺入介电层之后的半导体器件。
图4示出了在掺入栅极介电材料之后的半导体器件。
图5示出了位于半导体器件的NMOS部分上的栅极的形成。
图6示出了位于NMOS晶体管的源极/漏极区上的镍硅化物的形成。
图7示出了位于NMOS晶体管层之上的层间电介质的形成。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410281111.4/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造