[发明专利]多次可编程存储器及其操作方法

说明书

本发明提供了一种多次可编程存储器及其操作方法，其中，所述存储器中的每个存储单元至少包括第一MOS管、第二MOS管和第三MOS管，所述第一MOS管、所述第二MOS管和所述第三MOS管均为单层浮栅晶体管。当所述第一MOS管和所述第二MOS管为相同类型的MOS管时，第一MOS管和所述第二MOS管均为源漏穿通管；当所述第一MOS管和所述第二MOS管中一个为PMOS管，另外一个NMOS管时，所述NMOS管为源漏穿通管。本发明利用源漏穿通管提高了存储器的电容耦合效率，并且，这种存储器结构减少了存储单元的面积，有利于大容量存储应用。

技术领域

本发明涉及半导体存储器件领域，尤其涉及一种多次可编程存储器及其操作方法。

背景技术

在多次可编程嵌入式非挥发性存储器应用领域，主要有基于浮栅工艺的eFlash和EEPROM存储器和基于CMOS单栅工艺的多次可编程(MTP)存储器。

基于浮栅工艺的存储器技术成熟、集成度高、存储容量大，但是与标准CMOS工艺相比需要增加掩模板和工艺步骤，大大增加了SOC芯片的成本。

基于单栅工艺的MTP存储器与标准CMOS工艺完全兼容，不增加任何工艺成本。但是，目前被应用的单栅MTP存储器中的存储单元由4个PMOS管构成，其结构示意图如图1所示。其中，第一PMOS管P1为电容耦合管和第二PMOS管P2为电容隧穿管，第三PMOS管P3为存储晶体管，第四PMOS管P4为选择控制管。为了提高MTP存储器的耦合效率，存储单元内的第一PMOS管P1的源极、漏极和第一N阱连接在同一电压端，使得第一PMOS管P1的源端、漏端以及第一N阱的电位相同，同理，第二PMOS管P2的源极、漏极和第二N阱连接在另一同一电压端，使得第二PMOS管的源端、漏端以及第二N阱的电位相同。由于在对该存储器进行编程和擦除操作时，第一N阱和第二N阱的电位不同，所以第一N阱和第二N阱之间需要设置较大面积的场氧隔离区。这种需要较大面积场氧隔离区的存储单元结构使得存储单元的整个面积较大，因而由这种较大面积的存储单元组成的存储单元阵列的面积也很大，最终导致形成的存储器的面积很大，不利于大容量存储应用。

发明内容

为了在保证存储单元的电容耦合效率的前提下，尽可能地缩小存储器的面积，本发明的第一方面提供了一种多次可编程存储器。

基于本发明第一方面提供的多次可编程存储器，本发明的第二方面还提供了一种可编程存储器的操作方法。

为了实现上述发明目的，本发明采用了如下技术方案：

一种多次可编程存储器，包括若干个存储单元，每个所述存储单元至少包括第一MOS管、第二MOS管和第三MOS管，所述第一MOS管、所述第二MOS管和所述第三MOS管均为单层浮栅晶体管，其中，所述第一MOS管的栅极、所述第二MOS管的栅极以及所述第三MOS管的栅极连接在一起，所述第一MOS管的源漏极均与第一电压端相连，所述第二MOS管的源漏极均与第二电压端相连，所述第三MOS管的源极或漏极连接第三电压端，容纳所述第一MOS管的阱不与所述第一电压端连接，容纳所述第二MOS管的阱不与所述第二电压端连接；

当所述第一MOS管和所述第二MOS管为相同类型的MOS管时，第一MOS管和所述第二MOS管均为源漏穿通管；

当所述第一MOS管和所述第二MOS管中一个为PMOS管，另外一个NMOS管时，所述NMOS管为源漏穿通管。

优选地，所述第一MOS管和所述第二MOS管均为PMOS管，且所述第一MOS管和所述第二MOS管位于同一阱内。

优选地，所述第一MOS管和所述第二MOS管均为NMOS管。

优选地，所述第三MOS管为NMOS管，所述第三MOS管位于容纳所述第一MOS管和所述第二MOS管的P阱内。

优选地，所述第一MOS管为PMOS管，所述第二MOS管为NMOS管。