[发明专利]自校准桥接电容结构的逐次逼近型模数转换器

说明书

技术领域

本发明属于模数转换器技术领域，具体涉及一种逐次逼近型模数转换器。

背景技术

模数转换器（ADC）是将连续性的模拟信号采集转换为离散性的数字信号以用于数字分析和处理的装置。逐次逼近型模数转换器（SAR ADC）是利用二分法查找方式，通过内部集成的数模转换器（DAC）不断产生新的模拟电压量去逼近原先输入模拟信号，最后将集成的数模转换器（DAC）对应的数码输入作为ADC的输出。

图1所示是SAR ADC的典型结构，SAR ADC 100具有采样保持电路 110、比较器 120、逻辑控制单元 130、数模转换器 140。数模转换器 140通常可以采用电容阵列、电阻阵列或混合型阵列来实现。图2所示是在数字CMOS工艺中更为典型的电容阵列实现方式 200。电容型DAC（CDAC） 200由一组电容阵列和对应的底极板开关构成，典型的电容阵列中电容之间容值比例满足二进制权重，即最低位电容 210为单位电容容值1C；次低位电容 220为两倍大小的单位电容容值，即2C；以此关系不断以两倍数值增加，对于n位设计精度的ADC来说，CDAC的最高位电容 230为2^n-1C或2^n-2C，差别来自于具体实施所采用的电容开关策略。CDAC具体实现是根据数字输入来控制对应权重大小电容的底极板开关导通方向，从而在电容阵列的顶极板产生数字输入对应的模拟输出。

ADC的分辨率取决于电容之间匹配的精度和实际制作存在的寄生因素。随着分辨率要求的提高，二进制权重比例的电容型数模转换器（CDAC）对于前端电路的输入负载总电容大小和面积与位数呈指数型增长关系。

在一些中高精度的SAR ADC应用中，设计普遍采用桥接电容结构，目的是进一步降低SAR ADC中电容型数模转换器（CDAC）的总电容数目和大小，如图3所示为一个（M+L+1）位分辨率的CDAC。桥接电容结构的CDAC 300是通过采用一个分数大小容值的电容或者单位电容大小容值的电容作为桥接电容 330串联在高位电容阵列与低位电容阵列之间，同时确保高位电容阵列 310与低位电容阵列 320的权重依然满足二进制的比例，即在CDAC 300中，低位电容阵列 320总电容的权重和与高位电容阵列 310中最低位电容的权重大小相同。

桥接电容结构会受到低位电容阵列顶极板寄生电容、制造中实际的物理金属走线寄生和桥接电容与低位电容阵列工艺匹配等问题的限制，从而存在极大的非线性问题。为了确保这种分段式结构的线性度要求，低位电容阵列中1C电容对应权重和高位电容阵列中1C电容对应权重之间的比例应该是1/2^L。所以桥接电容与低位电容阵列顶极板寄生电容需要满足一定的限制条件。

如果低位电容阵列1C电容权重和高位电容阵列1C电容权重之间的比例小于1/2^L，将会在DNL静态特性中出现周期性的正向DNL值。如果低位电容阵列1C电容权重和高位电容阵列1C电容权重之间的比例大于1/2^L，将会在DNL静态特性中出现周期性的负向DNL值，甚至可能出现失码现象。而在实际由于各节点的对地和相互间的寄生都无法准确设计获得，桥接电容结构的SAR ADC对于这类非线性问题十分敏感，设计时难以控制。

发明内容

本发明的目的在于解决由于匹配和寄生等半导体工艺局限性而产生的桥接电容结构SAR ADC的桥接非线性问题，提出一种自校准桥接电容结构的逐次逼近型模数转换器。

本发明是通过改进桥接电容结构，在桥接电容结构中增加适当冗余电容位并利用前台数字域校准方法，从而增加对制造加工工艺中出现的低位电容阵列顶极板寄生以及桥接电容失配的设计裕度，抑制桥接电容结构固有的周期性分段非线性问题，提高SAR ADC的线性度。本发明的其他优点、目的和特征将在随后的说明中进行阐明。

本发明的目的和优点可以由在说明书以及附图中具体指出的结构和方法而实现获得。