[发明专利]SiC MOS电容及制造方法在审

申请号：	201410293414.8	申请日：	2014-06-26
公开（公告）号：	CN104037240A	公开（公告）日：	2014-09-10
发明（设计）人：	贾仁需;闫宏丽;宋庆文;汤晓燕;张玉明	申请（专利权）人：	西安电子科技大学
主分类号：	H01L29/94	分类号：	H01L29/94;H01L21/02
代理公司：	北京亿腾知识产权代理事务所 11309	代理人：	李楠
地址：	710071 陕***	国省代码：	陕西;61
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	sic mos 电容制造方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

技术领域

本发明涉及一种SiC MOS电容及制造方法，尤其涉及一种SiO₂/Hf_xAl_1-xON/SiO₂复合栅介质的SiC MOS电容及制造方法。

背景技术

碳化硅(SiC)材料作为第三代半导体的典型代表，以其优良的物理化学特性成为制作高温、高功率、高频及高抗辐照器件的理想材料。SiC材料与以Si代表的第一代半导体材料和以GaAs为代表的第二代半导体材料相比具有禁带宽度大、临界击穿电场高、热导率高等优点，因此目前对于SiC材料和器件、工艺的研发成为微电子技术研究领域的热点。与其它的宽禁带半导体相比，SiC材料的一个显著的优点就是可以通过热氧的方法在其表面直接生成SiO₂，这就意味着SiC材料是制作大功率金属-氧化层半导体场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)及绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)等SiO₂/SiC金属氧化物半导体(Metal Oxide Semiconductor，MOS)器件的理想材料。

由于SiC材料的临界击穿电场很高，约为3×10⁶V/cm，因而在器件反向阻断的条件下，当SiC内部的电场达到该临界值之后SiO₂中的电场最大值就达到了约7.5×10⁶V/cm，如此高的电场强度会导致器件的可靠性变的很糟糕。因此，目前研究采用何种新工艺手段来改善SiO₂/SiC界面特性，降低界面态密度，并提高栅介质承受电场的能力成为了一个SiC器件研究中备受关注的领域。

目前，改善SiO₂/SiC界面特性的主要的手段是对SiO₂/SiC界面进行氮化处理，既采用在NO或N₂O的环境中对SiO₂层进行退火处理或者利用N⁺离子注入的方法对SiO₂/SiC界面进行氮化。采用高k介质材料，如用HfO₂，Al₂O₃代替SiO₂层作为MOS器件介质材料，这种方法虽然在一定程度改善了介质层的耐压能力，但是该工艺不能有效的降低器件的界面态密度，并且高k材料引入的陷阱导致栅漏电流过大，由于栅漏电流限制了栅介质承受较高的电场。

发明内容

本发明的目的是针对现有技术的缺陷，提供一种

为实现上述目的，本发明提供了一种SiC MOS电容及制造方法，可以降低界面态密度，减小栅漏电流，并同时改善介质层的耐压能力，提高栅介质的可靠性。

为实现上述目的，本发明提供了一种SiC MOS电容，所述SiC MOS电容包括：SiC衬底、栅介质层以及正负电极；

所述SiC衬底层上设有SiC外延层；

所述栅介质层包括上层SiO₂过渡层、Hf_xAl_1-xON层和下层SiO₂过渡层；所述SiC外延层上设有所述下层SiO₂过渡层，所述下层SiO₂过渡层上设有所述Hf_xAl_1-xON层，所述Hf_xAl_1-xON层上设有所述上层SiO₂过渡层；

所述正负电极分别与所述上层SiO₂过渡层的表面和所述SiC衬底的背面连接；

所述SiC衬底为N型重掺杂SiC衬底层，所述SiC外延层为N型轻掺的SiC外延层。

进一步的，所述SiC外延层厚度为10-100μm，掺杂浓度为1×10¹⁵-5×10¹⁵cm^-3。

进一步的，所述上层SiO₂过渡层和下层SiO₂过渡层的厚度为1-15nm。

进一步的，所述Hf_xAl_1-xON层的厚度为10nm-30nm。

本发明还提供了一种SiC MOS电容的制造方法，所述方法包括：