[发明专利]焦平面块矩阵转换列并行算术模数转换方法及转换器

说明书

技术领域

本发明涉及微电子学的集成电路领域，尤其涉及列并行模数转换器。具体讲，涉及用于实现焦平面块矩阵转换的列并行算术模数转换器。

技术背景

近些年来，CMOS图像传感器(CIS)凭借其可单片集成、低面积和低功耗等优点逐渐成为了视频获取领域的主流技术手段。在无线传感和生物医疗等领域，为了对海量的数据进行保存和传输需要付出昂贵的代价。诸如图像压缩等视频处理技术可以显著地缓解传输带宽受到的压力，但是这通常需要精密的DSP(数字信号处理器)来完成相应的块矩阵转换操作，其所占用的功耗和面积都是巨大的。

基于传感器系统实现的焦平面图像压缩技术能有效的降低芯片的面积和功耗，其可以同时利用模拟电路的低功耗、低面积和数字电路的高精度。但是这种压缩形式也面临着不少挑战：焦平面上有限的硅片面积制约着电路的复杂度，比较低的信噪比(SNR)，并且要在有限的电路资源和复杂的图像压缩算法之间进行适当的折中。块矩阵转换作为一种有损图像压缩算法，凭借其较大的压缩比已经被广泛的应用于许多视频获取和处理领域。

发明人发现已有的基于焦平面的块矩阵转换方法多是利用开关电容电路中电容值的比例完成像素值和对应核系数的乘法操作，再利用模拟累加器等手段完成累加操作。所有操作都在模拟域中完成，这样做会使模拟电路固有的非线性和低精度的缺点凸显出来，图像处理的结果精度非常有限。此外，添加了用于块矩阵转换的电路模块会大大增大CIS的处理周期。

发明内容

为了克服现有技术的不足，提供一种新型的列并行算术ADC，用于实现块矩阵转换中的累加操作。使块矩阵转换中的累加操作成为ADC量化过程中固有的一部分，并且不使硬件资源过多的增加，因此使得处理效率也得以保证。为此，本发明采取的技术方案是，焦平面块矩阵转换列并行算术模数转换器，包括：依次相连的第一加法器、第二加法器、乘法器、第三加法器；第一加法器的输出还经过第一比较器与参考电压比较，比较结果输出到第二加法器；乘法器的输出还经过第二比较器与参考电压比较，比较结果输出到第三加法器；第三加法器的输出经延时器反馈回第一加法器。

乘法器为乘二乘法器。

焦平面块矩阵转换列并行算术模数转换方法：采用离散输入信号P[k]，即为以下公式中的一个T_ij,h：

Σh=1HΣv=1VChvIxy=Σh=1HTij,h]]>

上式为块矩阵转换的公式，其中I_xy是对应位置的像素值，C_hv是相应的核系数；每一个T_ij都是由h×v次乘法操作和累加操作得到的，其中h与v分别表示图像的行数和列数；

将上述输入信号输入前述算术模数转换器，假定所述ADC量化精度为N比特，那么第一周期结束后残余值为：

w₂[1]＝2(P[1]-d₁[1])-d₂[1]     (1)

在余下的N-1个周期中，残余值为：

w₂[k]＝2(P[k]+w₂[k-1]-d₁[k]-d₂[k]),k＝2,3...,N.    (2)

将这N个周期的残余值按照其二进制权重进行累加之后可以得到：