[发明专利]有集成工艺边缘成像和计量系统的电镀和电填充后系统

说明书

技术领域

本公开涉及电子器件的制造、半导体衬底的电镀和电填充后(post-electrofill)处理、包括边缘斜角去除装置的电镀和电填充后处理系统及装置、以及具有用于在处理过程中检查半导体晶片的集成和/或原位计量系统的电镀和电填充后处理系统。

背景技术

集成电路制造通常涉及在半导体晶片的有源电路区域(即在用于IC器件的制造的晶片的正面上的主要内部区域)上沉积一或多个导电金属层。电镀工艺是用于完成这种金属层沉积的常用方法。例如，典型的电镀应用包括但不限于铜镶嵌电填充、近来在晶片级封装(WLP)应用中使用越来越多的锡银合金电镀(参见例如名称为“ELECTROPLATING APPARATUS AND PROCESS FOR WAFER LEVEL PACKAGING”和美国专利公布No.2012/0138471，在此出于所有目的通过参考将其全文并入)、以及硅通孔(TSV)的铜电填充(参见例如2008年8月18日提交的、名称为“PROCESS FOR THROUGH SILICON VIA FILING”的美国专利申请No.12/193,644，其现在为2010年8月17日公告的美国专利No.7,776,741；以及2009年10月12日提交的、名称为“ELECTROLYTE CONCENTRATION CONTROL SYSTEM FOR HIGH RATE ELECTROPLATING”的美国专利申请No.12/577,619；在此出于所有目的通过参考将它们全文并入)。

虽然在半导体晶片的有源电路区域中需要导电金属层的沉积，但在其它区域，比如晶片的边缘斜角区域——邻近晶片边缘的狭窄区域，这样的沉积可以是不希望的。然而，在许多IC制造工艺中，在电镀可被执行之前，薄的导电材料层必须首先被沉积，作为用于后来的电镀操作的晶种，且常用来沉积该晶种层的工艺——通过溅射的物理气相沉积(PVD)——可无区别地在晶片的不需要导电金属沉积的区域中留下导电金属沉积。不过，为了最大化晶片有源表面区域的尺寸(从而最大化从每晶片制造的集成电路数量)，晶种层必须被溅射到非常靠近半导体晶片边缘的地方，因此，情况通常是，PVD沉积的金属不仅覆盖有源表面区域，而且涂布有源电路区域之外的整个正面边缘区域，以及正面边缘和一定程度上的背面。幸运的是，在PVD晶种层被沉积之后，导电金属的电填充更加易于控制。在一些电镀系统中，这种控制通过采用电镀模块以及从不希望的区域(比如晶片边缘和背面)排除电镀溶液的电镀蛤壳晶片保持器总成来实现。将电镀溶液限制在晶片有源表面的电镀装置的一个示例是可从朗姆研究公司获得的SABRE^TM蛤壳电镀装置，其在名称为“CLAMSHELL APPARATUS FOR ELECTROCHEMICALLY TREATING SEMICONDUCTOR WAFERS”的美国专利No.6,156,167有所描述，该专利在此出于全部目的通过参考全文并入。

出于各种原因，在电填充之后残留在晶片边缘上的PVD金属是不希望的。一个原因是PVD金属层很薄且往往在后续处理过程中剥落从而产生不希望的颗粒。这可通过下述内容来理解。在晶片的正面边缘，晶片表面是成斜面的。在此，PVD层不仅薄而且沉积不均匀。因此，它们附着得不是很牢。同样，后续电介层在这样薄的金属上的附着也很弱，从而引起了产生更多颗粒的可能性。相较而言，晶片的有源内部区域上的PVD金属被厚的、均匀的电填充金属简单地覆盖并被CMP向下平整化到电介质。接着，该平坦表面(大部分是电介质)被阻挡层物质(比如SiN)覆盖，二者均牢牢地附着到所述电介质且有助于后续层的附着。

为了解决这些问题，可设计电填充后处理系统来从半导体晶片的边缘斜角区域移除PVD沉积且电镀的金属。这样的边缘斜角去除(EBR)操作可在电填充后模块中执行且常常牵涉晶片边缘的在漂洗和干燥之前的金属蚀刻。在一些实施方式中，电填充后EBR模块可以是执行例如电镀(电填充)、电填充后以及潜在的其它操作(比如清洁操作)的集成电镀系统的一部分。