[发明专利]集成电路的电感衬底隔离结构

权利要求书

1.一种集成电路的电感衬底隔离结构，其特征在于，包括：

p型衬底；

在所述p型衬底中形成的n型阱区，所述n型阱区包括多个n阱；

在所述多个n阱中注入形成的多个p型有源区；其中，所述n型阱区为矩形，所述n型阱区的对角线将所述n型阱区划分为四个三角形区域，多个所述p型有源区之间等间距平行分布在每个三角形区域上；相对的两个三角形区域上的p型有源区的排列方向相同，相邻的两个三角形区域上的p型有源区的排列方向相互垂直；

覆盖在所述n型阱区上的多晶硅屏蔽层，所述多晶硅屏蔽层包括多条n型多晶硅，每条n型多晶硅覆盖在相邻两个n阱之间，并通过所述p型有源区间隔开；

覆盖在所述多晶硅屏蔽层上的金属层，所述金属层为X型金属结构，所述X型金属结构设置在所述n型阱区的对角线位置；

覆盖在所述金属层上的电感，所述电感的中心点与所述X型金属结构的中心点重合。

2.根据权利要求1所述的集成电路的电感衬底隔离结构，其特征在于，所述p型衬底连接至集成电路的低电位点，所述n阱连接到集成电路的高电位点，所述p型有源区和所述n型多晶硅连接到集成电路的低电位点。

3.根据权利要求1所述的集成电路的电感衬底隔离结构，其特征在于，所述金属层还包括一金属条，所述金属条的一端连接所述X型金属结构的中心点，另一端连接到集成电路的低电位点。

4.根据权利要求1所述的集成电路的电感衬底隔离结构，其特征在于，所述多晶硅屏蔽层通过其中一条所述n型多晶硅连接到所述集成电路的高电位点。

5.根据权利要求1所述的集成电路的电感衬底隔离结构，其特征在于，所述n型阱区的中心点通过电导体介质连接到集成电路的高电位点。

6.根据权利要求1所述的集成电路的电感衬底隔离结构，其特征在于，还包括在所述p型衬底上注入形成的在所述电感外围的第一隔离环，以及在所述p型衬底上注入n型掺杂形成的在所述第一隔离环外围的第二隔离环；所述第一隔离环连接到集成电路的低电位点；所述第二隔离环连接到集成电路的高电位点。

7.根据权利要求6所述的集成电路的电感衬底隔离结构，其特征在于，所述第一隔离环具有一切断开口。

8.根据权利要求6所述的集成电路的电感衬底隔离结构，其特征在于，所述第二隔离环具有一切断开口。