[发明专利]栅极驱动电路及移位寄存器

说明书

技术领域

本发明关于一种栅极驱动电路及移位寄存器，尤指一种可抑制因晶体管的寄生电容的耦合效应(coupling effect)而产生突波的栅极驱动电路及移位寄存器。

背景技术

一般而言，显示面板包含有多个像素、栅极驱动电路以及源极驱动电路。栅极驱动电路包含多级移位寄存器，用来提供多个栅极驱动信号，以控制像素的开启与关闭。源极驱动电路则用以写入数据信号至被开启的像素。

请参考图1及图2。图1为现有技术的移位寄存器100的电路图。图2为图1的移位寄存器100的时序图。移位寄存器100为一种双向移位寄存器，其包含七个开关T1A至T1G。其中，开关T1A的第一端接收第一选择控制信号U2D，开关T1A的第二端耦接于节点Q_N，而开关T1A的控制端则接收栅极驱动信号G_N-1。开关T1B的第一端接收第二选择控制信号D2U，开关T1B的第二端耦接于节点Q_N，而开关T1B的控制端则接收栅极驱动信号G_N+1。其中栅极驱动信号G_N-1为移位寄存器100的前一级移位寄存器的输出，而栅极驱动信号G_N+1为移位寄存器100的后一级移位寄存器的输出。

开关T1C的第一端接收时脉信号CK，开关T1C的控制端耦接于节点Q_N，而开关T1C的第二端耦接于移位寄存器100的输出端Out以输出栅极驱动信号G_N。电容C1的第一端耦接于节点Q_N，电容C1的第二端则耦接于输出端Out。电容C2的第一端接收时脉信号CK，电容C2的第二端则耦接于节点P_N。开关T1D的第一端耦接于节点P_N，开关T1D的第二端耦接于系统电压端VSS，而开关T1D的控制端则耦接于节点Q_N。其中系统电压端VSS用以提供栅极低电位VGL。开关T1D根据节点Q_N的电位控制节点P_N与栅极低电位VGL的电性连接。开关T1E和T1F的第一端分别耦接于节点Q_N及移位寄存器100的输出端Out，而开关T1E和T1F的第二端都耦接于系统电压端VSS。此外，开关T1E和T1F的控制端耦接至节点P_N，并根据节点P_N的电位控制开关T1E和T1F的导通和截止。此外，开关T1G的第一端耦接至移位寄存器100的输出端Out，开关T1G的第二端耦接于系统电压端VSS，而开关T1G的控制端接收另一时脉信号XCK，且时脉信号XCK和时脉信号CK会在栅极高电位VGH及栅极低电位VGL之间切换。

以第一选择控制信号U2D为栅极高电位VGH，而第二选择控制信号D2U为栅极低电位VGL为例。于图2的时段T1期间，栅极驱动信号G_N-1提升至栅极高电位VGH，开关T1A被导通而开关T1B被截止，节点Q_N的电位也跟着被上拉到栅极高电位VGH。此时开关T1C、T1D和T1G也因为节点Q_N和时脉信号XCK为栅极高电位VGH而被导通，然而因为时脉信号CK为栅极低电位VGL，因此移位寄存器100的栅极驱动信号G_N和节点P_N的电位都维持在栅极低电位VGL，而开关T1E和T1F则因为节点P_N维持在栅极低电位VGL而被截止。

于图2的时段T2期间，栅极驱动信号G_N-1下拉至栅极低电位VGL，时脉信号CK为栅极高电位VGH，而时脉信号XCK为栅极低电位VGL，此时开关T1A和开关T1B皆被截止，开关T1C仍为导通，因此移位寄存器100的栅极驱动信号G_N被上拉到栅极高电位VGH，而节点Q_N的电位因为与开关T1C的寄生电容的耦合效应(coupling effect)而被提升至约两倍的栅极高电位VGH。此时开关T1D被导通，节点P_N的电位因此维持在栅极低电位VGL，此时开关T1E和开关T1F皆被截止。