[发明专利]支持地址交叉方案配置的多DDR访问控制方法及装置

说明书

技术领域

本发明涉及DDR(Double Data Rate SDRAM，双倍数据速率同步动态存储器)控制器技术领域，尤其涉及一种支持地址交叉方案配置的多DDR访问控制方法及装置。

背景技术

当前随着应用的不断发展和集成电路制造技术的不断进步，将多个传统的处理器核集成在同一芯片中使其协同高效地展开工作的多核处理器，已经广泛地应用于通用计算、高性能计算、嵌入式计算等多个领域。多核处理器一般集成多个DDR控制器以便使芯片具有更大的存储带宽，同时也能够使芯片能够集成更多更大容量的内存颗粒。当前主流的DDR控制器为3.0版本，更高版本的DDR控制器IP也即将推出。

外存地址空间如何在多个DDR控制器之间分布称为地址交叉方案，高位地址交叉方案和低位地址交叉方案是常用的两种地址交叉方案，其中高位地址交叉方案是采用访存地址的高位来区分请求源的请求落入哪个DDR控制器，其具有易扩展、可靠性好的优点。如果程序员能够将多个任务的数据分别映射到最近的DDR控制器上，则每个任务可以无冲突地运行在不同的DDR控制器上，片上的共享网络、Cache等资源也可以局部地高效访问，然而如果将单任务程序映射至高位地址交叉方案系统中，则会出现一段时间只有一个DDR控制器被有效利用的情况，造成DDR控制器有效带宽的浪费。低位地址交叉方案是采用访存地址的低位来确定请求源的请求落入哪个DDR控制器，同一任务对连续地址的访问将会映射到不同的DDR控制器中，多个DDR控制器的访存延时将会重叠起来，从而有利于充分发挥用多个DDR控制器的带宽。然而在低位地址交叉方案中如果某一个DDR控制器存在故障，则会扩展到整个系统，并且当多个任务运行时还会导致存储冲突增加等问题。

传统的多核处理器系统中多个DDR控制器之间通常采用固定的一种地址交叉方案，如在Fujitsu公司的M3000服务器系列中采用了低位地址交叉方案，Sun公司的Niagara系列处理器也采用了类似的低位地址交叉方案。固定的地址交叉方案虽然硬件实现简单，但是存在使用不灵活以及使得某些应用程序执行效率变低等缺点。

多核处理器中不同的应用程序往往存在不同的访存特征，对多个DDR间的地址交叉方案的需求也不相同；即使是在同一个应用程序的不同的运行阶段，其数据访存对多个DDR间的地址交叉方案的需求也不一致。这种对DDR间地址交叉方案的需求的不同，实际上隐含着对DDR、末级Cache(Last Level Cache，LLC)和片上网络的“共享”和“私有”要求的不同。此外，在低位地址交叉方案中，将末级Cache的Cache行宽度作为最小的数据交叉粒度仅仅会在某些应用中对访存带宽的利用比较有利，不同应用程序对低位地址交叉的数据粒度往往具有不同的需求。

综上所述，需要通过提供一种支持多DDR间地址交叉方案可配置的方案，使程序员能够根据应用的不同或应用执行阶段的不同灵活地设置不同DDR间的地址交叉方案，进而能够高效地利用DDR、末级Cache、片上网络等资源，同时使系统的抗故障能力也得以增强。

发明内容

本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种实现方法简单、访问效率高、硬件开销小、能能够根据不同的应用程序及实际需求灵活地配置地址交叉方案的支持地址交叉方案配置的多DDR访问控制方法及装置。

为解决上述技术问题，本发明提出的技术方案为：

一种支持地址交叉方案配置的多DDR访问控制方法，具体实施步骤为：

1)将外存地址空间在多个DDR控制器间分布的地址交叉方案配置为高位地址交叉方案、低位地址交叉方案或高位地址交叉方案与低位地址交叉方案组合模式；

2)当请求访问DDR空间时，根据配置的所述地址交叉方案将请求源访问DDR空间的访存地址映射至目标DDR控制器对应的末级Cache子体中。

作为本发明方法的进一步改进，步骤1)的具体实施步骤为：

1.1)判断当前应用是否需要启用高位地址交叉方案，若为是，设置为启用高位地址交叉方案，转入执行步骤1.2)；若为否，设置为不启用高位地址交叉方案并将所有的外存地址空间的地址交叉方案配置为低位地址交叉方案，转入执行步骤1.3)；