[发明专利]一种适用于航空电子的片上网络系统

说明书

技术领域

本发明属于片上网络技术领域，特别涉及一种可动态重构的Mesh片上网络系统及其设计方法。

背景技术

片上网络NoC采用基于数据包的传输方式，为模块之间的互连提供高效、可靠、灵活的通信架构，成为解决复杂SoC设计中全局互连与通信问题的有效方案。片上网络设计要求达到高吞吐量，低延时等通信性能目标。航空电子系统应用的片上网络，从拓扑结构的选择、数据传输协议的制定、交换与路由策略的设计等各个过程都拥有巨大的灵活性，不同的片上网络设计在性能上存在巨大差异。

动态可重构技术可以在不中断系统功能运行的前提下，基于SOPC技术对不同的电路功能模块进行动态部分重构。该方法可实现FPGA硬件资源的高速时分复用，进而降低系统功耗，提高系统硬件资源的利用率，可扩展到航空电子系统中的任意子模块设计，减轻飞行器载荷。

现有的片上网络与重构技术中，针对路由器节点，拓扑结构设计等由于各种不同的目的产生了多种方法。经对现有技术文献的检索发现，公开号为101977152A，公开日为2011年2月16日(申请号：201010541267.3)的专利文件公开了一种适用于重构的高性能片上网络系统，通过对传统片上网络的结构进行了改进，增加了一套适合于重配置的子网络，使得网络集成了包交换与电路交换的双重特性。

公开号为CN102799560A，公开日为2012年11月28日(申请号：201210331247.2)的专利文件公开了一种基于片上网络的动态可重构子网划分方法及系统，根据配置信息将片上网络划分多个逻辑子网，采用无死锁的路由方式来实现任意两路节点的通信，有效支持上层任意资源划分策略的实现。

但在实践过程中，发现现有技术中存在以下缺陷：片上网络的路由器节点之间通信的跳数是产生数据延时的主要因素，很多应用由于固定了IP核的位置，且无法动态改变路由节点之间通信的跳数，当某条路径的通信链路数据量增大时，数据包容易在网络中发生拥塞，无法满足航电系统对数据传输的实时性要求。因此需要提供一种适用于航电系统的片上网络路由方法，基于实时统计路由器节点跳数来动态重构IP核，以保证低延时的网络通信。

发明内容

为克服现有技术未设计动态重构来保证IP核在基于Mesh的片上网络的通信效率，本发明的目的在于提供一种适用于航空电子的片上网络系统，基于实时统计IP核之间通信所需要的路由器节点跳数，灵活改变IP核挂接的路由器节点，以保证低延时的网络通信，使得多个IP核之间可以建立灵活的通信链路，实施高效的数据传输，充分提高片上资源的利用率。

本发明发明目的通过以下技术方案实现：

一种适用于航空电子的片上网络系统，包括：由多个路由器节点构建的片上网络、挂载在不同的路由器节点上的多种IP核、其特征在于还包含重构控制器，所述重构控制器用于在IP核之间通信发生多个节点跳数时，将源地址节点相邻节点挂载的IP核与目的地址节点挂载的IP核进行重构互换。

依据上述特征，所述路由器节点具有5个端口：东、西、南、北和本地端口，其中本地端口挂载所需的IP核，用于完成相应的数据处理功能；东、西、南、北端口作为与相邻路由器节点的连接端口，接收上游节点的数据帧，同时经过路由计算，寻找合适的输出方向端口，将数据传递给下游节点。

所述Mesh网络除边界节点外，网络中任一节点和它东南西北的各个邻近的节点的均相连。在该结构中，路由器都是位于网络中各个节点之上的。这种网络在一般情况下较易实现，而根据其规则的特点，尤其适合FPGA实现XY路由算法，使得其具有良好的可扩展性。

所述重构控制器一般在FPGA内部实现，通过重构配置接口，使得FPGA在上电工作时，可以加载“部分配置数据”，“部分配置数据”仅仅对指定的FPGA的资源进行重新配置，而不影响其他部分的工作。

本发明的另一目的在于提供一种片上网络系统的路由方法，包含以下步骤：

a)路由器节点统计IP核之间通信发生的节点跳数，若跳数大于2，则向重构控制器传递节点的地址信息；

b)重构控制器根据地址信息，将源地址节点相邻节点挂载的IP核与目的地址节点挂载的IP核进行重构互换；

c)重构完成后，继续片上网络的通信传输。

本发明所述片上网络系统及其路由方法对基于航空电子系统的SoC芯片设计具有良好的适应性，特别适合于FPGA实现。

附图说明

图1为本发明实施例中基于5X5Mesh的片上网络重构系统架构图。