[发明专利]晶体管及其形成方法

说明书

一种晶体管及其形成方法，所述晶体管的形成方法包括：提供衬底，所述衬底包括有源区、以及位于所述有源区周围的隔离结构，所述隔离结构的材料包括氧离子；至少在衬底有源区表面形成栅极结构，所述栅极结构包括栅介质层和位于栅介质层表面的栅极层，所述栅介质层的材料为高K介质材料，所述栅极结构至少一端延伸至所述隔离结构表面，所述隔离结构与所述栅介质层之间的接触面积大于预设面积；在栅极结构两侧的有源区内形成源漏区；在形成所述栅介质层之后，至少进行一次热处理过程，使隔离结构中的氧离子扩散入栅介质层内。所形成的晶体管的可靠性提高。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种晶体管及其形成方法。

背景技术

随着半导体集成电路的集成度越来越高，对晶体管性能的要求也日益增高，因此，对于晶体管可靠性的要求随之提高。在常规的CMOS(互补金属氧化物半导体，Complementary Metal Oxide Semiconductor)器件的制造工艺中，偏压温度不稳定性(Bias Temperature Instability，简称BTI)是评判可靠性的参考因素之一。

在评价PMOS晶体管的可靠性时，负偏压温度不稳定性(Negative BiasTemperature Instability，简称NBTI)是一个主要的参考因素。引起负偏压温度不稳定性的机理在于：PMOS晶体管在负偏置栅极电压和高温的作用下，PMOS晶体管栅氧化层与衬底之间的界面处氢硅键断裂，从而产生界面缺陷电荷，继而造成PMOS晶体管的阈值电压和饱和漏极电流发生漂移。

在评价NMOS晶体管的可靠性时，正偏压温度不稳定性(Positive BiasTemperature Instability，简称PBTI)是一个主要的参考因素。不过，对于常规的NMOS晶体管来说，由于正偏压温度不稳定性并不明显，因此正偏压温度不稳定性并不是评价NMOS晶体管可靠性的一个主要因素。

然而，随着集成电路的设计节点的不断减小，高K金属栅(High K Metal Gate，简称HKMG)结构晶体管已逐步取代传统的以SiO₂作为栅介质层、以多晶硅作为栅极的晶体管。对于高K金属栅结构的NMOS晶体管来说，高K介质层材料所形成的栅介质层本身带有缺陷，而所述缺陷会形成大量的载流子陷阱，该载流子陷阱容易捕获高K栅介质层和硅衬底中的电子，从而产生快速充放电现象。由于所述栅介质层内的缺陷影响，导致高K金属栅结构的NMOS晶体管受到正偏压温度不稳定性的影响更为严重，导致晶体管的可靠性下降、寿命减少。

发明内容

本发明解决的问题是提供一种晶体管及其形成方法，所述晶体管的可靠性提高。

为解决上述问题，本发明提供一种晶体管，包括：提供衬底，所述衬底包括有源区、以及位于所述有源区周围的隔离结构，所述隔离结构的材料包括氧离子；至少在衬底有源区表面形成栅极结构，所述栅极结构包括栅介质层和位于栅介质层表面的栅极层，所述栅介质层的材料为高K介质材料，所述栅极结构至少一端延伸至所述隔离结构表面，所述隔离结构与所述栅介质层之间的接触面积大于预设面积；在栅极结构两侧的有源区内形成源漏区；在形成所述栅介质层之后，至少进行一次热处理过程，使隔离结构中的氧离子扩散入栅介质层内。

可选的，所述栅介质层的材料包括Hf基材料，所述Hf基材料包括HfO2或HfSiO。

可选的，所述源漏区内掺杂有N型离子，所述N型离子包括P离子、As离子或Sb离子。

可选的，所述隔离结构的材料为氧化硅或氮氧化硅。

可选的，所述预设面积小于0.01μm²。

可选的，所述接触面积为0.01μm²～100μm²。