[发明专利]阵列基板、显示面板及显示装置

说明书

技术领域

本发明涉及液晶显示技术领域，尤其是指一种阵列基板、显示面板及显示装置。

背景技术

图1为现有技术液晶显示器的阵列基板的结构示意图。所述阵列基板包括多个平行排列的栅线1和多个平行排列的数据线2，且栅线1与数据线2相交叉，相互交叉所构成区域形成为像素单元，每一像素单元中设置有像素电极。另外，每一栅线1均与扫描驱动芯片3连接，通过扫描驱动芯片3向栅线1输入控制信号；每一数据线2均与数据驱动芯片4连接，通过数据驱动芯片4向数据线2输入控制信号。

通常所述扫描驱动芯片3设置于阵列基板的一侧，对于大尺寸液晶面板来说，当扫描驱动芯片3向每一栅线1输入控制信号时，由于栅线1的一端接近扫描驱动芯片3，而另一端向远离扫描驱动芯片3的方向延伸，且两端的距离较远，则栅线1远离扫描驱动芯片3一端所获得信号较靠近扫描驱动芯片3一端具有延迟(RC Delay)。

如图2为像素单元的等效电路的电路结构示意图，图3为输入控制信号的时序图，本领域技术人员能够了解图2与图3中的电路的原理与结构，在此不对该两个图的含义进行详细说明。根据图2和图3，在栅极所输入信号从高电压变为低电压时，由于Cgs(TFT中栅极与源极的寄生电容)的存在，产生ΔVp，为使像素电极的正负电压对称，需要将公共电极的电压V_com设定为:

V++V-2-ΔVp]]>

通过上述的公式来保证像素电极的正负电压的对称，然而由于栅线1远离扫描驱动芯片3一端所获得信号较靠近扫描驱动芯片3一端具有延迟，这将导致栅线1上靠近扫描驱动芯片3一端处的像素单元和远离扫描驱动芯片3一端处的像素单元的ΔVp电压不同，如图4的对比图所示。单一的V_com设定值无法对应不同的ΔVp，从靠近扫描驱动芯片3的像素单元到远离扫描驱动芯片3的像素单元，ΔVp逐渐变小，造成像素电极的正负极性电压不对称的情况，如图5所示，产生DC stress(直流偏压)，如图6所示，液晶分子受到直流偏压残留影响，不能偏转至正常状态，导致如图7所示的残像发生，影响显示效果。

发明内容

本发明技术方案的目的是提供一种阵列基板、显示面板及显示装置，解决现有技术阵列基板上由于栅线一端接收信号具有延迟，造成显示面板发生残像的问题。

本发明提供一种阵列基板，包括相对的第一边缘和第二边缘，所述阵列基板上形成有相互交叉设置的栅线和数据线，沿栅线的长度方向，相互交叉的栅线和数据线形成为多个依次排列的像素单元，其中第一像素单元中栅极与源极的相对面积大于第二像素单元中栅极与源极的相对面积，其中第一像素单元与所述第一边缘之间的距离大于所述第二像素单元与所述第一边缘之间的距离。

优选地，上述所述的阵列基板，所述像素单元沿栅线的长度方向形成依次排列的多个像素单元组，每个像素单元组包括至少两个像素单元；每一像素单元组中，栅极与源极的相对面积相同，其中所述第一像素单元位于第一像素单元组中，所述第二像素单元位于第二像素单元组中。

优选地，上述所述的阵列基板，所述第一像素单元组的其中一边缘与所述第一边缘重合，所述第二像素单元组的其中一边缘与所述第二边缘重合，沿栅线的长度方向，从所述第二像素单元组到所述第一像素单元组的各个像素单元组中，栅极与源极的相对面积依次增大。

优选地，上述所述的阵列基板，多个所述像素单元形成为与栅线相垂直的多列像素单元，位于同一列的像素单元，栅极与源极的相对面积相同。

优选地，上述所述的阵列基板，所述第一像素单元和所述第二像素单元中的栅极的尺寸相同，而所述第一像素单元中源极的尺寸大于所述第二像素单元中源极的尺寸。

优选地，上述所述的阵列基板，所述像素单元组包括第三像素单元组，其中所述第三像素单元组中的像素单元的数量与其他像素单元组的像素单元的数量不同。

本发明还提供一种显示面板，包括如上任一项所述的阵列基板。

本发明还提供一种显示装置，包括如上所述的显示面板。